检索结果-维普期刊中文期刊服务平台

期刊文献⁺

任意字段

题名或关键词

题名

关键词

文摘

作者

第一作者

机构

刊名

分类号

参考文献

作者简介

基金资助

栏目信息

共找到7篇文章

< 1 >

每页显示 20 50 100

已选择0条

导出题录引用分析

统计分析

显示方式：

文摘详细列表

相关度排序被引量排序时效性排序

虚拟逻辑分析仪的开发被引量：1: 1; 作者陈光福杜政王厚军《电子科技大学学报》 EI CAS CSCD 北大核心 1992年第2期177-181,共5页; 阐述了利用虚拟仪器概念研制的逻辑分析仪原理及其在设计中为提高采样速率,促进仪器小型化、增加电路可靠性、提供友善的用户界面等方面所做的具体工作和采取的具体措施。本文所述的虚拟仪器原理及其设计方法,在本世纪90年代的仪器开发... 展开更多; 关键词电子仪器数据域测试虚拟仪器; 下载PDF 职称材料

基于TQ时序分析器的时序分析和约束被引量：3: 2; 作者李珈《电子测试》 2013年第6S期27-28,共2页; 静态时序分析是FPGA系统设计中最常用的分析、调试时序性能的方法和工具,TimeQuest(TQ)时序分析器作为Altera公司的第二代静态时序分析器,得到了业界广泛的应用和关注。本文在解释了何为静态时序分析的基础上,介绍了基于TQ的时序分析和... 展开更多; 关键词静态时序分析 TimeQuest时序分析器 FPGA设计; 下载PDF 职称材料

在Altera的FPGA中实现高速Link口的时序约束方法被引量：3: 3; 作者刘垚王维 +1 位作者巩玉振蔡惠智《测控技术》 CSCD 北大核心 2012年第1期116-120,共5页; 在FPGA内部布线资源有限的情况下,将多路TS201 Link口的接口逻辑约束在FPGA固定的区域内并使它达到较高的传输速度,是一件很困难的事情。在Altera的FPGA开发中,正确地利用SDC(synop-sys design constraints)时序约束方法和TimeQuest时... 展开更多; 关键词 LINK口 FPGA 时序约束 TimeQuest时序分析器; 下载PDF 职称材料

基于FPGA的逻辑定时分析仪高速采集方法的设计被引量：2: 4; 作者田万里刘洪庆王励《电子质量》 2017年第7期103-108,共6页; 根据逻辑定时分析仪的功能特点和工作原理,利用FPGA丰富的逻辑资源实现逻辑定时分析仪采集方法的设计。结合FPGA芯片的硬件资源特点,设计了基于FPGA的逻辑定时分析仪的异步双沿采样法和异步双沿交叉采样法,从而实现对逻辑信号的高速采样。; 关键词逻辑定时分析仪采集模块 FPGA 异步双沿采样异步双沿交叉采样; 下载PDF 职称材料

基于FPGA的SDRAM控制器的设计和实现被引量：25: 5; 作者杨海涛苏涛巫幪《电子科技》 2007年第1期8-12,共5页; 为扩展TS-101处理器的外部SDRAM存储空间,提出一种基于FPGA的SDRAM控制器的实现方法。分析了所用SDRAM的特点、原理,介绍了SDRAM控制器的组成框图及各模块功能,给出了读写SDRAM的时序图以及SDRAM存储板的性能参数。FPGA中采用了模块化... 展开更多; 关键词大容量存储器 SDRAM控制器时序分析; 下载PDF 职称材料

芯片动态门限静态功耗的优化技术被引量：2: 6; 作者李先锐葛海波 +1 位作者来新泉李玉山《电子科技大学学报》 EI CAS CSCD 北大核心 2009年第3期443-446,共4页; 提出了一种双阈值电压的动态门限静态功耗优化算法。该算法通过直接统计电路门级节点的松弛裕度,利用静态时序分析其最大松弛裕度及邻节点松弛裕度特征,区分电路中的关键与非关键节点并分步调整其相应的阈值电压,从而有效地实现了对CMO... 展开更多; 关键词双阈值动态门限静态功耗优化静态时序分析; 下载PDF 职称材料

多波形显示技术及其扩展: 7; 作者应如艳《中国计量学院学报》 1995年第1期89-92,共4页; 本文提出了在通用示波器上同时显示多路数字信号的方法，并使之扩展成具有逻辑分析仪的功能，为数字电路、数字系统提供了简便的测试手段．; 关键词波形显示控制开关电路:逻辑定时分析仪; 下载PDF 职称材料

已选择0条

导出题录引用分析

统计分析

上一页 1 下一页到第页

使用帮助返回顶部