设计实现了一种带参考通道的时间交叉ADC(TIADC)通道误差数字后台实时校准方法。参考通道ADC与TIADC各个子通道ADC依次对齐,对同一输入信号在同一时刻进行采样并转换,输出差值被用在数字后台LMS自适应校准算法中以计算通道间的失配误差...设计实现了一种带参考通道的时间交叉ADC(TIADC)通道误差数字后台实时校准方法。参考通道ADC与TIADC各个子通道ADC依次对齐,对同一输入信号在同一时刻进行采样并转换,输出差值被用在数字后台LMS自适应校准算法中以计算通道间的失配误差估计值,实现对各通道失调失配、增益失配和采样时刻失配造成误差的实时校准。FPGA实验结果表明,应用于12 bit,4通道,采样频率400 MS/s的TIADC中,归一化输入频率fin/fs=0.134时,在失调误差、增益误差和采样时钟误差分别为5%FSR、5%和1%Ts条件下,校准后信号噪声失真比(SNR)和无杂散动态范围(SFDR)分别提高了约19.61 d B和28.28 d B,为73.83 d B和86.15 d B,有效位达到11.96位。本校准方法计算复杂度低、易于硬件实现,能够应用于任意通道数的TIADC校准。展开更多
针对双通道时间交织模数转换器(ADC)采样系统中的通道间失配问题,提出了一种新的频域纠正补偿算法,即利用单次测量得到的不同频率处的固定补偿系数来实现时间交织ADC频响的部分补偿,并从理论和实验上分别进行了推导和可行性验证。实验...针对双通道时间交织模数转换器(ADC)采样系统中的通道间失配问题,提出了一种新的频域纠正补偿算法,即利用单次测量得到的不同频率处的固定补偿系数来实现时间交织ADC频响的部分补偿,并从理论和实验上分别进行了推导和可行性验证。实验结果表明:在双通道12比特2 Gsample/s时间交织ADC采样系统下,650 MHz带宽范围内的无杂散动态范围(SFDR)可以提高到40 d B。展开更多
文摘设计实现了一种带参考通道的时间交叉ADC(TIADC)通道误差数字后台实时校准方法。参考通道ADC与TIADC各个子通道ADC依次对齐,对同一输入信号在同一时刻进行采样并转换,输出差值被用在数字后台LMS自适应校准算法中以计算通道间的失配误差估计值,实现对各通道失调失配、增益失配和采样时刻失配造成误差的实时校准。FPGA实验结果表明,应用于12 bit,4通道,采样频率400 MS/s的TIADC中,归一化输入频率fin/fs=0.134时,在失调误差、增益误差和采样时钟误差分别为5%FSR、5%和1%Ts条件下,校准后信号噪声失真比(SNR)和无杂散动态范围(SFDR)分别提高了约19.61 d B和28.28 d B,为73.83 d B和86.15 d B,有效位达到11.96位。本校准方法计算复杂度低、易于硬件实现,能够应用于任意通道数的TIADC校准。
文摘针对双通道时间交织模数转换器(ADC)采样系统中的通道间失配问题,提出了一种新的频域纠正补偿算法,即利用单次测量得到的不同频率处的固定补偿系数来实现时间交织ADC频响的部分补偿,并从理论和实验上分别进行了推导和可行性验证。实验结果表明:在双通道12比特2 Gsample/s时间交织ADC采样系统下,650 MHz带宽范围内的无杂散动态范围(SFDR)可以提高到40 d B。
