基于高速串行总线的分布式RS485串口通信接口设计 被引量：12

1

作者 陈彬 陈从靖 《工业控制计算机》 2021年第11期12-13,共2页

工业现场存在大量RS485串口接入设备,然而一般处理器集成的RS485串口个数有限,难以满足实际应用需求。通过研究分析RS485串口的应用需求和变电站辅助设备的结构特点,提出一种基于高速串行总线的分布式RS485串口通信方式,重点讨论了通信... 工业现场存在大量RS485串口接入设备,然而一般处理器集成的RS485串口个数有限,难以满足实际应用需求。通过研究分析RS485串口的应用需求和变电站辅助设备的结构特点,提出一种基于高速串行总线的分布式RS485串口通信方式,重点讨论了通信协议设计和通信接口设计。采用该方案研制的变电站辅助设备,提高了RS485串口可扩展性,易于升级与维护。现场运行结果表明该方案的有效性和实用性。 展开更多

关键词 串行高速总线 分布式 RS485串口 通信

下载PDF 职称材料

新型总线中并行CRC算法的设计与实现 被引量：11

2

作者 杜瑞 张伟功 +1 位作者 邓哲 朱晓燕 《计算机工程与设计》 CSCD 北大核心 2013年第1期131-135,共5页

为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法。根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解... 为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法。根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解码器。在此基础上,给出了它的FPGA实现方案和仿真结果。该并行CRC编解码器,可实时计算总线通信数据的CRC校验码,已成功的应用于动态可重构高速串行总线系统中,实现对突发错误的实时检测,通信速率达到100Mbps/通道。 展开更多

关键词 循环冗余校验码(CRC) 高可靠嵌入式系统 故障容错 动态重构 高速串行总线

下载PDF 职称材料

动态可重构总线数据传输管理方法设计与实现 被引量：9

3

作者 邓哲 张伟功 +1 位作者 朱晓燕 杜瑞 《计算机工程》 CAS CSCD 2013年第1期264-269,共6页

为实现总线多通道数据并发高速传输与容错,解决故障状态下的总线数据动态重构问题,设计一种动态可重构总线数据传输管理方法。采用四体先入先出队列(FIFO)进行数据缓冲存储,利用通道故障状态表,通过4×32矩阵开关数据,传输管理阵列... 为实现总线多通道数据并发高速传输与容错,解决故障状态下的总线数据动态重构问题,设计一种动态可重构总线数据传输管理方法。采用四体先入先出队列(FIFO)进行数据缓冲存储,利用通道故障状态表,通过4×32矩阵开关数据,传输管理阵列组织与4个FIFO缓冲区及所有有效通道间的数据传输。在8通道系统中的实验结果表明,最高通信速率可达到800 Mb/s,能对7个通道故障进行动态容错。 展开更多

关键词 高速串行总线 故障容错 动态重构 并发传输 矩阵开关

下载PDF 职称材料

基于PCIE总线主模式DMA高速数据传输系统设计 被引量：9

4

作者 李超 邱柯妮 +2 位作者 张伟功 罗俊鹏 徐远超 《电子技术应用》 北大核心 2015年第9期142-145,共4页

介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及Chip Scope中显示... 介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及Chip Scope中显示并验证了读写数据的正确性,经实验表明传输速率可稳定在400 MB/s左右。 展开更多

关键词 PCIE 数据传输系统 DMA 高速串行总线

下载PDF 职称材料

一种高速串行的FPGA间数据传输方法 被引量：7

5

作者 李晋华 白鹏 卢光献 《电子设计工程》 2019年第6期147-151,共5页

针对多FPGA芯片验证系统中FPGA端口资源有限的问题,提出了一种基于AXI总线协议的多FPGA片间总线传输方法。首先将所需传输的数据整合到AXI总线上,然后采用高速串行总线对数据进行传输,最后搭建FPGA的原型验证平台,通过vivado软件对传输... 针对多FPGA芯片验证系统中FPGA端口资源有限的问题,提出了一种基于AXI总线协议的多FPGA片间总线传输方法。首先将所需传输的数据整合到AXI总线上,然后采用高速串行总线对数据进行传输,最后搭建FPGA的原型验证平台,通过vivado软件对传输数据进行分析,实现了多片FPGA间数据的高速传输。该方法不仅克服了FPGA原型验证系统中I/O端口有限的瓶颈,而且可支持任何厂家的FPGA片间传输,具有很强的工程实践性。 展开更多

关键词 原型验证 FPGA AXI 高速串行总线

下载PDF 职称材料

基于VPX标准的高速处理模块的设计与实现 被引量：5

6

作者 邓豹 段小虎 《航空计算技术》 2013年第4期113-116,121,共5页

为满足高度综合化的发展对嵌入式数字信号处理技术的更高要求,提出一种高性能数据信号处理模块的设计实现方案。模块采用符合VITA 46/VITA 48的VPX标准设计,用多片高性能多核处理器组建处理器阵列来实现超高数据信号处理性能;采用Serial... 为满足高度综合化的发展对嵌入式数字信号处理技术的更高要求,提出一种高性能数据信号处理模块的设计实现方案。模块采用符合VITA 46/VITA 48的VPX标准设计,用多片高性能多核处理器组建处理器阵列来实现超高数据信号处理性能;采用Serial RapidIO、PCI Express、Gigabit Ethernet三种标准高速串行总线来满足不同应用的高速数据通信要求;采用交换开关式互连体系结构设计,支持容错/重构和可扩展性,能够满足嵌入式领域多通道、多任务的应用需求。 展开更多

关键词 数据信号处理 互连体系结构 高速串行总线

下载PDF 职称材料

航空高速总线协议AS5643的FPGA实现 被引量：4

7

作者 詹鹏 《电讯技术》 北大核心 2013年第8期1052-1057,共6页

介绍并分析了拥有高确定性和可靠性的AS5643总线协议。为了将处理器从繁杂的协议中解脱出来,提出了基于FPGA的AS5643协议实现方案,详细介绍了协议模块的系统设计及VHDL语言实现。实验证明该协议模块符合AS5643协议规范,该设计可应用于... 介绍并分析了拥有高确定性和可靠性的AS5643总线协议。为了将处理器从繁杂的协议中解脱出来,提出了基于FPGA的AS5643协议实现方案,详细介绍了协议模块的系统设计及VHDL语言实现。实验证明该协议模块符合AS5643协议规范,该设计可应用于对总线性能要求较高的综合化航空电子系统中。 展开更多

关键词 综合化航空电子系统 航空总线 高速串行总线

下载PDF 职称材料

基于高速串行总线的DSP+FPGA架构图像处理系统设计

8

作者 李佩斌 《集成电路与嵌入式系统》 2024年第12期45-51,共7页

采用高性能DSP+FPGA架构可满足嵌入式图像处理系统对大数据量、复杂算法的实时处理需求,传统的DSP+FPGA架构使用并行外部存储器接口作为数据传输接口,走线条数较多,布线难度大,故障点多。采用高速串行总线可解决以上问题,本文提出一种... 采用高性能DSP+FPGA架构可满足嵌入式图像处理系统对大数据量、复杂算法的实时处理需求,传统的DSP+FPGA架构使用并行外部存储器接口作为数据传输接口,走线条数较多,布线难度大,故障点多。采用高速串行总线可解决以上问题,本文提出一种基于高速串行总线的DSP+FPGA架构图像处理系统,采用PCIe总线作为DSP与FPGA之间的图像数据传输通道,SRIO总线作为DSP与DSP之间的数据传输通道,SGMII总线作为DSP与PHY芯片的数据传输通道。高速串行总线使得数据传输率更高,布线更容易,减小了电磁干扰,提高了抗干扰能力。本文设计的系统已在实际场所中部署并稳定运行,验证了设计的可行性和系统的可靠性。 展开更多

关键词 高速串行总线 PCIE DSP FPGA DSP+FPGA架构

下载PDF 职称材料

基于FPGA的交换机芯片配置器设计 被引量：4

9

作者 李荣乐 罗长洲 +1 位作者 李龙华 李泽超 《计算机仿真》 北大核心 2020年第2期41-46,共6页

高速组合导航信息处理机采用了高速串行RapidIO总线来连接系统中的各功能模块,进行模块间的数据传输。为满足处理机内多点之间互联互通的需求,系统增加了一块SRIO交换板,交换板上CPS1848交换芯片的路由配置成为了研究的关键问题。为解... 高速组合导航信息处理机采用了高速串行RapidIO总线来连接系统中的各功能模块,进行模块间的数据传输。为满足处理机内多点之间互联互通的需求,系统增加了一块SRIO交换板,交换板上CPS1848交换芯片的路由配置成为了研究的关键问题。为解决上述问题,通过分析CPS1848交换芯片的技术特点,提出了一种基于FPGA的交换机芯片配置器技术方案。详细描述了以时序控制模块为核心的由八个模块组成的配置器的组成结构和功能,并采用FPGA集成开发工具ISE对配置器进行了设计与实现。经过仿真验证,结果表明,配置器可通过I^2C总线完成对CPS1848芯片的初始化路由配置,实现系统RapidIO数据包的路由交互传输。 展开更多

关键词 高速串行总线 交换芯片 配置器

下载PDF 职称材料

弹载综合电子系统及其关键技术发展分析 被引量：2

10

作者 石大山 葛宇航 +2 位作者 孟光韦 季飚 蔡克荣 《空天防御》 2023年第3期52-57,共6页

弹载综合电子系统是弹上电子电气设备的发展方向,可以有效地提高导弹电子设备的集成化、模块化和小型化水平,同时降低成本。本文首先介绍了综合电子系统的概念和组成,以及综合电子研究的意义;然后,综述了国内外综合电子系统发展现状,并... 弹载综合电子系统是弹上电子电气设备的发展方向,可以有效地提高导弹电子设备的集成化、模块化和小型化水平,同时降低成本。本文首先介绍了综合电子系统的概念和组成,以及综合电子研究的意义;然后,综述了国内外综合电子系统发展现状,并阐述了弹载综合电子系统发展趋势和高速串行总线技术、分时分区操作系统技术、微系统技术等关键技术;最后,分析总结了综合电子系统的挑战和未来的发展趋势。 展开更多

关键词 弹载综合电子系统 高速总线 操作系统 微系统 人工智能 导弹

下载PDF 职称材料

基于USB总线的远探测方位反射声波成像测井仪数据读取接口设计 被引量：3

11

作者 谢超 门百永 +3 位作者 幺永超 卢俊强 王邦伟 刘先平 《计算机测量与控制》 2021年第8期218-222,共5页

远探测方位反射声波成像测井仪(BAR)是新一代成像测井仪,其测井数据存储于内部大容量存储模块中;为了实现在测井现场快速读取和回放测井数据,设计了一种基于USB总线的数据读取接口;数据读取接口通过USB总线与PC通讯,通过自定义高速串行... 远探测方位反射声波成像测井仪(BAR)是新一代成像测井仪,其测井数据存储于内部大容量存储模块中;为了实现在测井现场快速读取和回放测井数据,设计了一种基于USB总线的数据读取接口;数据读取接口通过USB总线与PC通讯,通过自定义高速串行总线与下井仪数据存储模块通讯;高速串行总线为基于M-LVDS的差分总线,设计的工作频率为80 MHz,采用8B/10B编码;数据读取接口电路采用FPGA作为主控芯片,高速总线协议和传输控制均在FGPA中实现;所设计数据读取接口已实现8口井的现场测井数据读取,数据读取速度达到57 Mbps;该设计实现了测井数据的现场快速读取和回放,保证了测井数据检验的时效及测井施工的效率。 展开更多

关键词 远探测方位反射声波成像测井仪 高速差分总线 8B/10B 现场可编程门阵列 并行控制逻辑

下载PDF 职称材料

基于MC8051软核的星载智能1394终端 被引量：3

12

作者 潘明方 李慧军 《微计算机信息》 北大核心 2007年第17期193-195,共3页

提出了一种星载IEEE 1394智能终端的设计方案,介绍了基于MC8051软核与Actel APA系列FPGA开发IEEE 1394总线接口的设计过程与要点,实现了灵活、小型化、易于扩展的1394总线接口。

关键词 高速串行总线 IEEE1394 FPGA MC8051

下载PDF 职称材料

一种基于FPGA的高速串行通信总线的设计与实现 被引量：2

13

作者 张鹏 《电子质量》 2021年第8期19-22,共4页

在列车系统控制领域,各处理单元之间的通信速率和稳定性直接影响了系统的性能。因此,大数据带宽的高可靠性实时通信成了列车控制系统的关键。该文根据ADI公司TS201系列DSP的Link口协议,基于FPGA实现了一种改进的点对点同步高速串行通信... 在列车系统控制领域,各处理单元之间的通信速率和稳定性直接影响了系统的性能。因此,大数据带宽的高可靠性实时通信成了列车控制系统的关键。该文根据ADI公司TS201系列DSP的Link口协议,基于FPGA实现了一种改进的点对点同步高速串行通信总线,在满足高速通信的同时,具有高可靠性的校验和通讯自恢复机制,满足轨道交通领域的特殊应用场合,在列车牵引控制系统中得到了广泛应用。 展开更多

关键词 FPGA 高速串行总线 CRC校验 通信自恢复

下载PDF 职称材料

一种高性能通用处理模块的设计与实现 被引量：2

14

作者 邓豹 刘冲 《电光与控制》 北大核心 2014年第10期75-79,88,共6页

综合化技术的发展对嵌入式通用处理模块的设计提出了更高的要求。提出一种高性能通用处理模块的设计实现方案,模块采用多片双核处理器阵列同时具备高性能的数据和信号处理能力;采用高速串行总线来构建满足不同应用的高速数据通信链路;... 综合化技术的发展对嵌入式通用处理模块的设计提出了更高的要求。提出一种高性能通用处理模块的设计实现方案,模块采用多片双核处理器阵列同时具备高性能的数据和信号处理能力;采用高速串行总线来构建满足不同应用的高速数据通信链路;采用交换开关式互连结构支持可扩展性和多级容错/重构功能;采用符合VITA 46规范的VPX标准设计,满足综合化嵌入式系统多任务实时处理的应用需求。 展开更多

关键词 嵌入式系统 数据信号处理 开关式互连 高速串行总线

下载PDF 职称材料

高速串行总线RapidIO与PCI Express技术分析比较 被引量：2

15

作者 田泽 郭海英 《计算机与网络》 2010年第18期64-67,共4页

传统的分层共享总线已无法满足未来高性能嵌入式系统的I/O性能需求和快速高效的信号处理和数据传输。系统内的不同组件之间的彼此通信的速率已成为制约嵌入式系统性能提高的瓶颈。为了缓解I/O瓶颈问题,I/O技术及体系结构发生重大变革,... 传统的分层共享总线已无法满足未来高性能嵌入式系统的I/O性能需求和快速高效的信号处理和数据传输。系统内的不同组件之间的彼此通信的速率已成为制约嵌入式系统性能提高的瓶颈。为了缓解I/O瓶颈问题,I/O技术及体系结构发生重大变革,使新型互联技术不断涌现,如PCI Express,RapidIO等。本文主要对这两种串行总线技术分析比较。 展开更多

关键词 RAPIDIO PCI Express高速串行总线嵌入式

下载PDF 职称材料

基于FPGA的AMC信号处理卡的设计与实现 被引量：1

16

作者 张洪辉 杨海波 +5 位作者 李良荣 廖顺 张洪林 李先勤 李震 赵承心 《原子核物理评论》 CAS CSCD 北大核心 2023年第1期86-91,共6页

国内外早期,探测器装置的数据传输系统普遍采用并行总线架构,如VME、PXI总线等。随着核物理实验的发展,数据的传输速度不断提高,并行总线难以提速的弊端逐渐显现,总线速度不够导致数据无法通过背板传输。本工作采用基于MicroTCA(Micro T... 国内外早期,探测器装置的数据传输系统普遍采用并行总线架构,如VME、PXI总线等。随着核物理实验的发展,数据的传输速度不断提高,并行总线难以提速的弊端逐渐显现,总线速度不够导致数据无法通过背板传输。本工作采用基于MicroTCA(Micro Telecom Computing Architecture)架构设计一种新型先进的数据传输AMC(Advanced Mezzanine Card)信号处理卡。该AMC信号处理卡的背板总线使用在速度提升方面有着巨大优势的高速PCIe串行总线。通过测试验证,整个传输链路传输功能正确,链路传输的光纤误码率低于7.62×10^(−15),传输速度也接近理论的极值,达到了430 MB/s。最后,该AMC信号处理卡与前端电子学进行了联测,验证了系统的正确性。 展开更多

关键词 MicroTCA AMC 高速串行总线 数据传输 误码率

原文传递

基于增强型16C550标准的RS-485总线的设计与实现 被引量：2

17

作者 邵奎 卜雄洙 吴键 《仪表技术》 2011年第10期1-3,6,共4页

介绍一种基于RS-485的高速串行总线系统的设计与实现。系统利用CortexM3系列的LPC1756单片机控制一个I2C/SPI转UART的桥接器件XR20M1172,再将XR20M1172的UART管脚连接到高速的RS-485收发器SP3485上,以实现速度高达10Mbit/s的RS-485通信。

关键词 RS-485 CortexM3 高速串行总线

下载PDF 职称材料

PCI Express总线及其交换技术研究 被引量：1

18

作者 麻晓博 《西北大学学报（自然科学版）》 CAS CSCD 北大核心 2014年第3期397-402,共6页

随着嵌入式系统对数据传输能力要求的不断提升,高速串行总线有着更加广泛的应用。通过对PCI Express总线及其交换技术的研究,深入分析了PCI Express总线交换开关技术并研究了一种基于PCI Express总线和交换开关技术构建的嵌入式计算机... 随着嵌入式系统对数据传输能力要求的不断提升,高速串行总线有着更加广泛的应用。通过对PCI Express总线及其交换技术的研究,深入分析了PCI Express总线交换开关技术并研究了一种基于PCI Express总线和交换开关技术构建的嵌入式计算机系统。 展开更多

关键词 高速串行总线 PCI EXPRESS总线 交换开关 嵌入式计算机

下载PDF 职称材料

USB在动态可重构总线测试系统中的设计 被引量：1

19

作者 陕天龙 周继芹 +1 位作者 王春亮 张伟功 《计算机工程与设计》 北大核心 2015年第2期514-519,538,共7页

UM-BUS总线单通道最高通信速率为200 Mbps,采用8通道并发传输时,总线有效带宽可达149.5 MB/s,其测试系统需要在采集终端与PC机之间建立不低于此带宽的通信通道,USB3.0理论传输速率可达5Gbps,可满足UM-BUS总线测试系统的传输需求,由此设... UM-BUS总线单通道最高通信速率为200 Mbps,采用8通道并发传输时,总线有效带宽可达149.5 MB/s,其测试系统需要在采集终端与PC机之间建立不低于此带宽的通信通道,USB3.0理论传输速率可达5Gbps,可满足UM-BUS总线测试系统的传输需求,由此设计实现UM-BUS总线测试系统的USB3.0应用方案。实验测试结果表明,该方案实际传输速度可达180 MB/s,为实现UM-BUS测试系统的无过滤监听和故障注入等功能打下了基础。 展开更多

关键词 通用串行总线 动态重构 高速串行总线 总线测试系统 数据通信

下载PDF 职称材料

信号中继器在高速串行总线设计中的应用 被引量：1

20

作者 荆昊 《通讯世界（下半月）》 2015年第8期63-65,共3页

伴随着高速串行总线频率的提高和带宽的增大,随之产生的信号完整性问题也越来越严重。本文通过对信号中继器在高速串行总线设计中的应用的研究,提供了一些高速数字系统信号完整性相关问题的见解,并说明其原因,影响和解决方案。

关键词 信号完整性 信号中继器 高速串行总线 预加重 去加重 均衡

下载PDF 职称材料