期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到6篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
面向序列密码的比特级抽取指令研究与设计 被引量：1
1
作者 陈韬 马超 +2 位作者 罗兴国 李伟 常忠祥 《信息工程大学学报》 2015年第1期123-128,共6页
针对通用处理器中比特级操作效率低下的问题,提出了一种面向序列密码算法的比特级抽取指令,并构造了与之相应的硬件单元。将该单元在CMOS 0.13μm工艺下完成综合,同时通过NIOSⅡ扩展指令的方式把设计的专用指令加入到处理器中进行了性... 针对通用处理器中比特级操作效率低下的问题,提出了一种面向序列密码算法的比特级抽取指令,并构造了与之相应的硬件单元。将该单元在CMOS 0.13μm工艺下完成综合,同时通过NIOSⅡ扩展指令的方式把设计的专用指令加入到处理器中进行了性能评估。结果表明:该指令的加入并不影响处理器的处理器频率,与未经扩展指令的嵌入式RSIC处理器相比,完成相同的抽取操作指令条数从250条减少为1条,有效地提升了序列密码算法的处理性能。 展开更多
关键词 抽取操作 序列密码 处理器
下载PDF
面向流处理结构的Barrier同步实现 被引量：1
2
作者 黄万荣 唐玉华 易晓东 《计算机研究与发展》 EI CSCD 北大核心 2014年第S1期245-250,共6页
Barrier同步操作是能够直接影响处理器性能的一类操作.针对流处理器体系结构,提出并实现了2种软件同步机制和1种硬件同步机制,即基于互斥计数器的Barrier同步、基于共享状态寄存器的Lock-free Barrier同步和基于专用硬件管理单元的Barr... Barrier同步操作是能够直接影响处理器性能的一类操作.针对流处理器体系结构,提出并实现了2种软件同步机制和1种硬件同步机制,即基于互斥计数器的Barrier同步、基于共享状态寄存器的Lock-free Barrier同步和基于专用硬件管理单元的Barrier同步;在一款流处理器原型系统中测试并分析了在不同负载规模、不同负载分布、典型应用情况下3种同步机制的性能.结果表明,基于专用硬件管理单元的Barrier同步机制性能更优. 展开更多
关键词 Barrier同步 流处理器 软件方法 硬件机制 性能评估
下载PDF
CPU/GPU异构混合并行的栅格数据空间分析研究——以地形因子计算为例 被引量：9
3
作者 卢敏 王金茵 +2 位作者 卢刚 陶伟东 王结臣 《计算机工程与应用》 CSCD 北大核心 2017年第1期172-177,共6页
海量数据背景下传统GIS栅格数据空间分析计算效率已经不能满足快速计算的需求,为此以地形因子计算为例,分析并测试了基于共享内存模型的CPU多核并行模式与基于流处理器模型的GPU众核并行模式的计算性能,在此基础上详细实现了负载均衡的... 海量数据背景下传统GIS栅格数据空间分析计算效率已经不能满足快速计算的需求,为此以地形因子计算为例,分析并测试了基于共享内存模型的CPU多核并行模式与基于流处理器模型的GPU众核并行模式的计算性能,在此基础上详细实现了负载均衡的设备间任务划分,进行CPU与GPU异构混合的并行技术改良研究。实验结果表明,基于相同的单机硬件环境,与多核共享内存模型或众核流处理器的单一计算平台并行方案相比,CPU/GPU异构混合并行计算方法对于栅格数据分析具有更好的加速效果。 展开更多
关键词 GIS栅格数据分析 共享内存模型 流处理器模型 CPU/GPU异构混合并行
下载PDF
基于多核流处理器的BLAST并行化算法研究 被引量：4
4
作者 裴颂文 王心怡 +1 位作者 韦刚 吴百锋 《系统仿真学报》 CAS CSCD 北大核心 2011年第10期2065-2069,共5页
序列比对是生物信息学中最基本、最重要的操作,通过序列比对可以发现生物序列中的功能、结构和进化的信息。BLAST算法是序列比对中应用广泛的算法之一。基于多核流处理器GPU和CPU的异构平台,提出了BLAST算法构造单词表和单词匹配扩展的... 序列比对是生物信息学中最基本、最重要的操作,通过序列比对可以发现生物序列中的功能、结构和进化的信息。BLAST算法是序列比对中应用广泛的算法之一。基于多核流处理器GPU和CPU的异构平台,提出了BLAST算法构造单词表和单词匹配扩展的并行化实现方法。实验证明构造单词表的计算性能获得3倍以上的加速比;单词匹配扩展采用的混合并行方式可以获得7倍左右的加速比,内部并行方式可取得3～4倍的加速比。 展开更多
关键词 序列比对 BLAST算法 生物信息学 多核流处理器
下载PDF
显示控制设备仿真器的设计与实现 被引量：1
5
作者 李冬予 吴勇 +2 位作者 张建东 史国庆 喻芳 《机械科学与技术》 CSCD 北大核心 2014年第6期944-947,共4页
针对联合式航空电子系统在地面仿真试验中总线信息流的测试问题,应用并行测试思想对该问题进行分析,并采用多远程终端仿真技术,设计实现显示控制设备仿真器。显示控制设备仿真器在一台PC机上仿真4个显示控制子系统(航电启动板、平显、... 针对联合式航空电子系统在地面仿真试验中总线信息流的测试问题,应用并行测试思想对该问题进行分析,并采用多远程终端仿真技术,设计实现显示控制设备仿真器。显示控制设备仿真器在一台PC机上仿真4个显示控制子系统(航电启动板、平显、多功能显示器和上前方控制板)的逻辑过程。仿真器将显示部分与控制部分分离开,显示部分与控制部分以特定的接口文件通过以太网相连,同时能接收来自以太网的模拟故障数据。经地面仿真试验验证,满足了设计要求。 展开更多
关键词 总线信息流 远程终端 以太网接口
下载PDF
GPU-Hi:GPU RTL平台实现及效率分析
6
作者 张立志 赵士彭 章隆兵 《高技术通讯》 CAS 2022年第5期484-492,共9页
实现了寄存器传输级(RTL)图形处理器(GPU)研究平台——GPU-Hi。GPU-Hi支持OpenGL 2.0 API,支持统一着色器渲染架构,使用专用集成电路(ASIC)完成图形流水线的固定功能算法,使用单指令多线程(SIMT)架构流处理器完成图形流水线的可编程着... 实现了寄存器传输级(RTL)图形处理器(GPU)研究平台——GPU-Hi。GPU-Hi支持OpenGL 2.0 API,支持统一着色器渲染架构,使用专用集成电路(ASIC)完成图形流水线的固定功能算法,使用单指令多线程(SIMT)架构流处理器完成图形流水线的可编程着色器模块。在使用28 nm工艺的情况下,该平台的物理设计面积为7.9μm^(2)。使用glmark2的测试集作为性能测试程序,完成了该平台的功能正确性验证,同时使用该测试集研究了3D图形应用的计算特性,并进行了GPU微结构级的性能分析。测试结果表明,图形应用的光栅化任务与像素着色任务不随图形应用分辨率等比例增大;同时GPU硬件的光栅化模块性能受着色程序处理能力与显存访问能力的影响。本平台的实现对GPU RTL平台的研究发展有重要的借鉴价值,本文中得到的结论对GPU性能优化具有重要参考意义,有力支持了GPU硬件研究的发展。 展开更多
关键词 图形处理器(GPU) 性能分析 glmark2 流处理器集群
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部