期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
有限扫描集成电路测试生成方法
1
作者 张礼勇 刘煜坤 张旭 《电测与仪表》 北大核心 2009年第4期67-71,共5页
本文针对集成电路测试应用时间长,导致测试费用高的问题,提出了用有限扫描操作代替全扫描操作的有限扫描集成电路测试生成方法。通过将扫描输入端、扫描选择端和扫描输出端视为电路通用输入输出端,消除了测试生成过程中扫描操作与测试... 本文针对集成电路测试应用时间长,导致测试费用高的问题,提出了用有限扫描操作代替全扫描操作的有限扫描集成电路测试生成方法。通过将扫描输入端、扫描选择端和扫描输出端视为电路通用输入输出端,消除了测试生成过程中扫描操作与测试应用向量之间的差别,同时在扫描操作周期和功能时钟周期上检测故障响应,有效降低了测试时钟需求,在相同故障覆盖率下,明显缩短了测试应用所需时间。基准电路实验结果表明,本文提出方法所需测试应用时间仅为传统方法的50%左右。 展开更多
关键词 扫描电路 测试应用时间 测试生成 静态测试压缩
下载PDF
一种有限扫描操作测试压缩方法
2
作者 刘煜坤 孙超 张礼勇 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2009年第2期373-377,共5页
针对集成电路测试时间长,导致测试费用高的问题,提出了一种基于有限扫描操作的扫描电路静态测试压缩方法.利用有限扫描操作代替全扫描操作,用有限扫描操作合并测试对,通过减少移位操作次数减少测试时间.同时,将启发式方法用于限制候选... 针对集成电路测试时间长,导致测试费用高的问题,提出了一种基于有限扫描操作的扫描电路静态测试压缩方法.利用有限扫描操作代替全扫描操作,用有限扫描操作合并测试对,通过减少移位操作次数减少测试时间.同时,将启发式方法用于限制候选测试对数量,给候选测试对进行排序,降低计算复杂度,加速压缩过程.基准电路实验结果表明,相同故障覆盖率下,本方法所需平均测试时间仅为典型方法的50%左右. 展开更多
关键词 测试应用时间 有限扫描操作 静态测试压缩 启发式方法
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部