基于FPGA的高速串行收发器TLK2711全双工通信协议设计 被引量：3

1

作者 杜建鹏 《电气传动自动化》 2023年第5期33-37,73,共6页

针对并行传输技术在高速数据传输中存在的问题,本文以SerDes器件TLK2711作为高速串行数据传输的物理层,在FPGA中设计并实现高速串行数据传输链路层协议,该协议为轻量级的点对点全双工串行通信协议。文中对协议的实现进行了详细的描述,... 针对并行传输技术在高速数据传输中存在的问题,本文以SerDes器件TLK2711作为高速串行数据传输的物理层,在FPGA中设计并实现高速串行数据传输链路层协议,该协议为轻量级的点对点全双工串行通信协议。文中对协议的实现进行了详细的描述,对设计的协议进行了功能仿真和实物测试,经测试该通信协议在TLK2711硬件的基础上能够实现最高2.7Gbps的数据传输速率,误码率小于10^(-12)。 展开更多

关键词 串行通信协议 全双工通信 串行收发器 TLK2711 误码率

下载PDF 职称材料

一种2.5Gb/s带预加重结构的低压差分串行发送器 被引量：4

2

作者 韦雪明 李平 《微电子学》 CAS CSCD 北大核心 2010年第6期770-773,共4页

设计了一种带预加重结构的低压差分信号(LVDS)串行发送器,改进了传统LVDS发送器的共模电平反馈控制结构。LVDS串行发送器采用双运放反馈控制电路,在避免集成大电阻的同时,能够更好地稳定差分信号的输出摆幅。采用电路预加重技术,克服了... 设计了一种带预加重结构的低压差分信号(LVDS)串行发送器,改进了传统LVDS发送器的共模电平反馈控制结构。LVDS串行发送器采用双运放反馈控制电路,在避免集成大电阻的同时,能够更好地稳定差分信号的输出摆幅。采用电路预加重技术,克服了数据高速传输过程中的高频信号损失问题。基于0.25μm CMOS工艺,实现了LVDS发送器,芯片面积约为0.03mm2,可满足2.5 Gb/s的高速串行数据传输。 展开更多

关键词 串行发送器 低压差分信号 预加重

下载PDF 职称材料

基于RocketIO的高速光收发电路的设计实现 被引量：1

3

作者 徐立升 张建春 孙健 《光通信技术》 北大核心 2017年第6期54-56,共3页

介绍了Xilinx Virtex-4内嵌的高速串行收发器RocketIO的工作原理以及硬件电路设计中的时钟和电源的设计,实现了基于RocketIO硬件电路设计,传输速率为1.6Gb/s,给出了Chip Scope在线测试结果,误码率低于10^(-13)。

关键词 串行收发器 ROCKET IO FPGA

下载PDF 职称材料

高精度CMOS时钟占空比纠正器的设计

4

作者 孙烨辉 高静 《电路与系统学报》 北大核心 2013年第2期53-57,共5页

设计并实现了一种使用90nm CMOS工艺制造的高精度CMOS占空比纠正器。它的核心电路工作电压为1V,最高工作频率为10GHz。占空比纠正器负责对高速数字电路中的时钟占空比进行纠正,以减小占空比失真造成的确定性抖动。设计利用差分电荷泵方... 设计并实现了一种使用90nm CMOS工艺制造的高精度CMOS占空比纠正器。它的核心电路工作电压为1V,最高工作频率为10GHz。占空比纠正器负责对高速数字电路中的时钟占空比进行纠正,以减小占空比失真造成的确定性抖动。设计利用差分电荷泵方式完成对时钟占空比信息的提取,然后通过闭环负反馈环路来完成失真纠正工作。仿真结果表明,占空比纠正精度非常高,占空比剩余误差在1%以内。 展开更多

关键词 时钟 占空比纠正 半速 串行收发器

下载PDF 职称材料

基于高速串行收发器的单芯片光网络单元设计

5

作者 陈潇逸 高明义 +1 位作者 叶阳 邵卫东 《光通信研究》 北大核心 2019年第2期11-14,共4页

针对工业应用无源光网络开发周期长,灵活性差的缺陷,提出利用现场可编程门阵列内部集成的高速串行收发器代替外接物理层芯片的设计方案。改进分层设计模型和数据帧结构,突发同步字符长度可根据光线路终端收发器突发同步性能在线重配置... 针对工业应用无源光网络开发周期长,灵活性差的缺陷,提出利用现场可编程门阵列内部集成的高速串行收发器代替外接物理层芯片的设计方案。改进分层设计模型和数据帧结构,突发同步字符长度可根据光线路终端收发器突发同步性能在线重配置。板级验证结果表明,系统能够在3.125 Gbit/s速率下完成数据帧接收和突发模式发送,具有兼容性高、复杂度低等诸多优势。 展开更多

关键词 无源光网络 光网络单元 串行收发器 突发数据帧 现场可编程门阵列

下载PDF 职称材料

基于FPGA的差分RS422串行收发模块的设计实现 被引量：8

6

作者 索义芳 高飞 孙磊 《微计算机信息》 2010年第35期125-126,53,共2页

本文介绍了一种基于FPGA的差分RS422串行信号处理系统,该系统以XILINX的VIRTEX系列芯片XQV300为控制芯片,以LINEAR的LTC2851为RS422差分信号处理芯片,应用VHDL硬件语言在FPGA内部设计了串行接收与发送模块,实现了差分串行收发模块的设... 本文介绍了一种基于FPGA的差分RS422串行信号处理系统,该系统以XILINX的VIRTEX系列芯片XQV300为控制芯片,以LINEAR的LTC2851为RS422差分信号处理芯片,应用VHDL硬件语言在FPGA内部设计了串行接收与发送模块,实现了差分串行收发模块的设计。整个设计具有很好的通用性,灵活性和实际应用价值。 展开更多

关键词 FPGA 串行收发模块 RS422 VHDL语言

下载PDF 职称材料

基于GTX串行收发器的高速Cameralink数字图像光纤传输 被引量：6

7

作者 张甫恺 崔明 张维达 《计算机测量与控制》 2016年第6期192-194,共3页

针对目前Cameralink数字图像光纤传输系统当中的不足,以实现高带宽的Cameralink-Full模式数字图像实时远距离传输为目的,对基于GTX串行收发器的数字图像光纤传输系统进行了研究;系统采用GTX串行收发器代替编解码芯片实现数据的串并转换... 针对目前Cameralink数字图像光纤传输系统当中的不足,以实现高带宽的Cameralink-Full模式数字图像实时远距离传输为目的,对基于GTX串行收发器的数字图像光纤传输系统进行了研究;系统采用GTX串行收发器代替编解码芯片实现数据的串并转换功能,再通过数据通道的时分复用提高GTX串行收发器的传输带宽以及利用异步FIFO数据缓存处理等提高数字图像光纤传输系统的适应性;实验结果表明,GTX串行收发器的数据误码率达到10-12以下,光纤传输系统传输带宽达到4.19Gb/s。 展开更多

关键词 CAMERALINK GTX串行收发器 图像传输 光纤通讯

下载PDF 职称材料

水下机器人数字光纤传输系统的研究与设计 被引量：5

8

作者 朱武增 包建新 《应用科技》 CAS 2010年第3期38-41,共4页

针对某探坝遥控式水下机器人(ROV,remotely operated vehicles)在水下作业时需要与岸基之间完成导航、动力控制和探测信息收集等大量的数据交换的问题,文中设计了一种在1根光纤中传输所有信息的数字光纤传输系统,整个系统的设计核心是... 针对某探坝遥控式水下机器人(ROV,remotely operated vehicles)在水下作业时需要与岸基之间完成导航、动力控制和探测信息收集等大量的数据交换的问题,文中设计了一种在1根光纤中传输所有信息的数字光纤传输系统,整个系统的设计核心是基于一片FPGA芯片的高速串行收发器.在高速串行收发器的设计过程中,分别介绍了发送器与接收器的整体结构和功能,利用QuartusII和Modelsim等仿真软件分别对高速串行收发器的各功能模块进行仿真验证,并将该模块应用于整个传输系统中,完成了系统数据传输的要求.该FPGA芯片在系统中的应用不但可以降低系统板级的体积和复杂度,而且实验证明,系统的抗干扰性得到了很大的提高. 展开更多

关键词 高速串行收发器 FPGA ROV 时钟数据恢复 水下机器人 光纤传输系统

下载PDF 职称材料

基于RocketI O的高速光收发器的设计与实现 被引量：4

9

作者 吴宾 刘安良 +1 位作者 赵楠 殷洪玺 《光通信技术》 CSCD 北大核心 2014年第11期1-4,共4页

基于Xilinx公司的Virtex-6系列FPGA的Rocket IO,设计了包含高速收发器和高速串行接口的高速串行通信模型及Virtex-6系列FPGA的硬件平台。以Rocket IO为编码工具,实现了速率达6.25Gb/s的高速串行通信,给出了仿真结果和Chipscope在线调试... 基于Xilinx公司的Virtex-6系列FPGA的Rocket IO,设计了包含高速收发器和高速串行接口的高速串行通信模型及Virtex-6系列FPGA的硬件平台。以Rocket IO为编码工具,实现了速率达6.25Gb/s的高速串行通信,给出了仿真结果和Chipscope在线调试实验结果,误码率低于10-12。 展开更多

关键词 高速收发器 空间光通信 FPGA ROCKET I0

下载PDF 职称材料

基于SRIO的双备份数据传输

10

作者 焦新泉 杨建楠 +1 位作者 朱振麟 徐胜 《集成电路与嵌入式系统》 2024年第6期77-82,共6页

为了解决在特殊条件下数据通道受到外界因素影响导致数据无法传输的问题,提出一种基于SRIO的双备份数据传输设计方案。设计中使用两个独立的SRIO IP核来实现主路通道和备份通道数据的独立传输,同时通过通道选择模块对数据传输通道进行... 为了解决在特殊条件下数据通道受到外界因素影响导致数据无法传输的问题,提出一种基于SRIO的双备份数据传输设计方案。设计中使用两个独立的SRIO IP核来实现主路通道和备份通道数据的独立传输,同时通过通道选择模块对数据传输通道进行备份选择。该方案以Xilinx的Kintex 7系列FPGA为SRIO的连接设备,物理层以FPGA芯片内部集成的GTX高速串行收发器作为传输基础;传输链路采用“光模块+光缆”代替电缆实现数据的高速可靠传输,该方案已运用到遥测系统数据采集装置项目,实现了FPGA设备间双备份数据传输。 展开更多

关键词 SRIO 双备份 FPGA GTX高速串行收发器 Kintex 7

下载PDF 职称材料

可编程多协议串行通信接口设计 被引量：1

11

作者 李伟 楼钢 《电子器件》 CAS 2007年第2期710-713,共4页

分析了网络协议测试仪的串行通信接口功能,设计了一种可编程多协议串行接口电路.该电路以SP505多协议串行通信收发器和ispLSI2064E可编程逻辑器件为核心,通过CPU在线设定工作方式和接口协议.电路成功地应用于WPT-2000广域网协议测试仪,... 分析了网络协议测试仪的串行通信接口功能,设计了一种可编程多协议串行接口电路.该电路以SP505多协议串行通信收发器和ispLSI2064E可编程逻辑器件为核心,通过CPU在线设定工作方式和接口协议.电路成功地应用于WPT-2000广域网协议测试仪,经美国安捷伦的J2300-E ADVISOR协议测试仪测试,功能完全满足广域网络测试要求. 展开更多

关键词 串行通信接口 多协议串行收发器 接口协议 可编程逻辑器件

下载PDF 职称材料

基于SS-LMS算法的自适应DFE均衡电路 被引量：1

12

作者 李晓东 沈剑良 +1 位作者 李沛杰 张传波 《信息工程大学学报》 2023年第3期303-309,共7页

针对信道传输对高速串行数据带来的码间串扰问题,提出一种基于符号最小均方根(SS-LMS)算法的半速率判决反馈均衡器(DFE)结构。基于Slicer和积分器电路的结构优化,实现面积和功耗的优化。采用28 nm CMOS工艺实现了连续时间线性均衡器(CT... 针对信道传输对高速串行数据带来的码间串扰问题,提出一种基于符号最小均方根(SS-LMS)算法的半速率判决反馈均衡器(DFE)结构。基于Slicer和积分器电路的结构优化,实现面积和功耗的优化。采用28 nm CMOS工艺实现了连续时间线性均衡器(CTLE)和8抽头DFE组合结构的SerDes电路。测试结果表明,所设计的均衡电路能够将通过38 inch背板传输的16 Gbps信号的眼图水平张开度达到0.56 UI,最大功耗12.25 mW/Gbps。 展开更多

关键词 判决反馈均衡器 符号最小均方根 码间干扰 高速串行收发器 自适应均衡

下载PDF 职称材料

一种板级高速串行传输接口设计 被引量：2

13

作者 王仲蔚 刁节涛 李楠 《数字技术与应用》 2015年第1期22-24,共3页

在计算机和电子工业应用中板级间的高速传输接口设计一直扮演着至关重要的角色。所需传输的数据量与日俱增,本文提出了一种基于高速串行收发器的板级传输接口设计方案,使用光纤作为传输信道,降低了误码-率;采用的Aurora 64B/55B协议使... 在计算机和电子工业应用中板级间的高速传输接口设计一直扮演着至关重要的角色。所需传输的数据量与日俱增,本文提出了一种基于高速串行收发器的板级传输接口设计方案,使用光纤作为传输信道,降低了误码-率;采用的Aurora 64B/55B协议使得编码开销降到了3%左右,相比于上一代传输协议,大大增加了有效数据传输率,测试结果表明,此方案可以实现500Mbps到200Gbps以上的数据吞吐量。 展开更多

关键词 Aurora64B/66B 高速串行收发器 FPGA 光纤通道

下载PDF 职称材料

基于异步串行链接的FPGA布线算法 被引量：1

14

作者 商信华 《控制工程》 CSCD 北大核心 2017年第1期33-39,共7页

针对现场可编程门阵列(FPGA)的布线拥挤问题,为了提高布通率,提出了基于异步串行链接的FPGA布线框架,该框架由异步串行收发器和相应的快速布线算法组成,最大优势是将串行线路的合理框架成功应用于FPGA。首先,在FPGA中添加异步串行收发器... 针对现场可编程门阵列(FPGA)的布线拥挤问题,为了提高布通率,提出了基于异步串行链接的FPGA布线框架,该框架由异步串行收发器和相应的快速布线算法组成,最大优势是将串行线路的合理框架成功应用于FPGA。首先,在FPGA中添加异步串行收发器;然后,运用post-routing算法更新FPGA布线,选择非关键且足够长的导线段附近的最优组,对其进行串行化。最后,异步串行数据传输后,将信号反串行化成并行信号。实验结果显示,在面积和功耗的代价合理的情况下,利用异步数据串行化能有效减少布线数量和布线拥挤(分别为18.81%和48.73%),同时系统性能并未有任何下降。该算法可用于开发集成度更高、更复杂的FPGA。 展开更多

关键词 可编程门阵列(FPGA) 异步串行收发器 布线拥挤 串行化 布通率

下载PDF 职称材料

基于CPLD的异步串行收发器设计 被引量：1

15

作者 秦金明 刘笃仁 《国外电子元器件》 2005年第1期13-17,共5页

介绍了基于CPLD的异步串行收发器的设计方案 ,着重叙述了用混合输入 (包括原理图和VHDL)实现该设计的思想 ,阐述了在系统可编程(ISP)开发软件的应用方法与设计流程 ,并给出了VHDL源文件和仿真波形。

关键词 异步串行收发器 混合输入 在系统可编程 CPLD ispLSI1016

下载PDF 职称材料

基于FPGA的多传感器管道内漏磁检测系统 被引量：1

16

作者 尚林 李一博 +1 位作者 陈世利 刘栋 《传感器与微系统》 CSCD 北大核心 2012年第7期105-107,共3页

针对传统管道漏磁检测器检测精度的不足,提出了新式的基于FPGA的高精度管道漏磁检测系统设计,以适应813 mm管径的管道检测任务。主要介绍了系统逻辑设计,实现了多达400路传感器漏磁检测信号的采集与存储。该设计融合了多种总线协议,可... 针对传统管道漏磁检测器检测精度的不足,提出了新式的基于FPGA的高精度管道漏磁检测系统设计,以适应813 mm管径的管道检测任务。主要介绍了系统逻辑设计,实现了多达400路传感器漏磁检测信号的采集与存储。该设计融合了多种总线协议,可有效解决管道漏磁检测中的采集速率、功耗和精度的问题。经实验验证,方案切实可行,为设计高精度管道漏磁检测系统提供了新的解决方案。 展开更多

关键词 漏磁检测 现场可编程门阵列 SPI总线 LVDS串行收发器 PCI9054

下载PDF 职称材料

Xilinx Foundation的仿真分析

17

作者 侯晶晶 李伟 张辉 《电力系统通信》 2002年第1期51-54,共4页

以一个双向串并 /并串收发器的实现为例 ,运用XilinxFoundation对此进行了简易仿真和脚本仿真 ,并对该两种方法的仿真过程和结果作了介绍和比较。结论表明 ,脚本仿真无疑是硬件设计过程中一种灵活高效的仿真方法。

关键词 XILINX FOUNDATION FPGA 仿真分析 可编程器件

下载PDF 职称材料

仪表数据传输接口开发 被引量：2

18

作者 何嘉斌 何方 王世勋 《仪表技术》 2005年第5期35-37,共3页

介绍可以兼容的三种标准接口基本原理,并重点阐述其中两种无线接口实现方法,讨论了接口协议和数据传输过程等实际问题。

关键词 兼容性 串行红外收发器 射频无线接口 接口协议

下载PDF 职称材料

基于串并收发器技术的照射制导2.5 Gbit/s光电系统 被引量：1

19

作者 于翔 仝红霞 +2 位作者 周兴云 方刚 施威 《光通信研究》 2023年第2期34-39,共6页

针对当前照射制导设备数据传输能力存在的问题,文章提出了一种基于串并收发器技术、传输速率为2.5 Gbit/s的光电通信系统设计。该设计以串并收发器为核心,采用光纤传输与现场可编程门阵列(FPGA)软件结合的方式对网络报文控制数据、状态... 针对当前照射制导设备数据传输能力存在的问题,文章提出了一种基于串并收发器技术、传输速率为2.5 Gbit/s的光电通信系统设计。该设计以串并收发器为核心,采用光纤传输与现场可编程门阵列(FPGA)软件结合的方式对网络报文控制数据、状态采样数据和同步时序信号等不同速率和接口形式的数据进行组帧和解帧处理,最终实现了高速光电系统的通信。测试结果表明,该系统大幅提升了阵面数据信息的传输和处理速率,同时降低了传统阵面与地面通信系统的硬件设备数量和繁杂度,突破了阵面与地面间的传输距离限制。 展开更多

关键词 串并收发器 光纤传输 照射制导 千兆位以太网 现场可编程门阵列

下载PDF 职称材料

一种0.18μm的高速USB2.0收发器 被引量：1

20

作者 肖飞 何书专 +2 位作者 李丽 潘科 高明伦 《微电子学与计算机》 CSCD 北大核心 2009年第12期96-99,共4页

文中针对USB2.0规范设计了一种高速收发器.在480Mb/s数据速率的高速模式下,在常规收发器的基础上作了改进,并为包络检波器设计了新颖的采样比较电路.该收发器基于SMIC0.18μm1P6M3.3V/1.8VCMOS混合信号工艺设计,HSPICE仿真结果表明:该... 文中针对USB2.0规范设计了一种高速收发器.在480Mb/s数据速率的高速模式下,在常规收发器的基础上作了改进,并为包络检波器设计了新颖的采样比较电路.该收发器基于SMIC0.18μm1P6M3.3V/1.8VCMOS混合信号工艺设计,HSPICE仿真结果表明:该收发器能够在480Mb/s的数据速率下按USB2.0规范要求发送和接收数据. 展开更多

关键词 串行收发器 USB2.0 高速 包络检波器

下载PDF 职称材料