期刊文献+
共找到31篇文章
< 1 2 >
每页显示 20 50 100
基于闪存的高速海量存储模块设计 被引量:15
1
作者 王立峰 胡善清 +1 位作者 刘峰 龙腾 《计算机工程》 CAS CSCD 北大核心 2011年第7期255-257,261,共4页
鉴于嵌入式实时存储领域对存储带宽与容量的高要求,设计一种高速海量存储模块。模块由高密度NAND Flash存储阵列、大规模FPGA和高性能DSP构成,通过FPGA与DSP对数据存储过程的联合控制,实现海量数据的超高速存储。给出模块的存储管理设计... 鉴于嵌入式实时存储领域对存储带宽与容量的高要求,设计一种高速海量存储模块。模块由高密度NAND Flash存储阵列、大规模FPGA和高性能DSP构成,通过FPGA与DSP对数据存储过程的联合控制,实现海量数据的超高速存储。给出模块的存储管理设计与DSP软件设计。实际应用验证了该存储模块的实用性。 展开更多
关键词 闪存 高速海量存储 串行rapidio
下载PDF
基于SRIO总线的数字信号处理系统的实现 被引量:11
2
作者 李少龙 高俊 +1 位作者 娄景艺 邱昊 《通信技术》 2012年第5期101-103,106,共4页
高速数字信号处理系统及其内部数据的交换通常需要很高的数据传输速度,传统的PCI并行总线由于传输速度受限难以满足实际需求。RapidIO总线采用点对点包交换技术,具有高宽带,低延迟及高可靠性等特点,为系统内部高速互连提供了很好的解决... 高速数字信号处理系统及其内部数据的交换通常需要很高的数据传输速度,传统的PCI并行总线由于传输速度受限难以满足实际需求。RapidIO总线采用点对点包交换技术,具有高宽带,低延迟及高可靠性等特点,为系统内部高速互连提供了很好的解决方案。该文通过对该协议的研究,掌握了实现该协议的关键技术,并采用RapidIO技术,提出了基于串行RapidIO的数字信号处理系统框架,并运用StratixⅡ系列FPGA芯片及Tsi578芯片实现该系统。 展开更多
关键词 串行rapidio Tsi578 数字信号处理
原文传递
基于ARM+DLP+SRIO的嵌入式智能计算系统研究 被引量:10
3
作者 赵二虎 吴济文 +2 位作者 查晶晶 郭振 徐勇军 《电子学报》 EI CAS CSCD 北大核心 2021年第3期443-453,共11页
以x86+GPU为代表的当前主流AI计算平台,受限于功耗、体积、带宽、环境适应性等因素,无法适用于物端及边缘智能计算场景.提出并研究了一种基于ARM+DLP+SRIO的嵌入式智能计算系统,从AI算力、能效比、IO带宽三个方面分析了所提嵌入式智能... 以x86+GPU为代表的当前主流AI计算平台,受限于功耗、体积、带宽、环境适应性等因素,无法适用于物端及边缘智能计算场景.提出并研究了一种基于ARM+DLP+SRIO的嵌入式智能计算系统,从AI算力、能效比、IO带宽三个方面分析了所提嵌入式智能计算系统的设计思路和技术优势,并实验验证了该系统的功能及性能指标.实验结果表明:基于ARM+DLP+SRIO的嵌入式智能计算系统AI峰值算力达到114.9TOPS,能效比达到1.03TFLOPS/W,IO带宽达到20Gbps.在智能计算系统领域,其能效比优于国内其它已知同类板卡或系统,嵌入式环境适应能力优于传统台式机和服务器,可作为物端及边缘环境下AI计算任务的通用硬件加速平台. 展开更多
关键词 人工智能 深度学习处理器 嵌入式智能计算系统 串行rapidio 能效比
下载PDF
Research on physical layer traffic management schemes in serial RapidIO interconnect 被引量:6
4
作者 ZHANG Yong WANG Yong ZHANG Ping 《The Journal of China Universities of Posts and Telecommunications》 EI CSCD 2011年第1期64-69,共6页
A traffic management scheme in serial RapidlO (SR10) interconnect is proposed to deal with the performance degradation caused by noise and electromagnetic interference (EMI), which is generated by hardly avoidable... A traffic management scheme in serial RapidlO (SR10) interconnect is proposed to deal with the performance degradation caused by noise and electromagnetic interference (EMI), which is generated by hardly avoidable errors of hardware implementation and tough working environment. The main idea of this scheme includes adaptive speed transition and freeze-acknowledgement (freeze-ACK). Adaptive speed transition can improve throughput and reduce delay in high bit error rate (BER) environment. Simultaneously, freeze-ACK is adopted to conquer frequent usage of feedback channel. Simulation shows that the scheme of combining adaptive speed transition with freeze-ACK offers great performance improvement in SRIO network. 展开更多
关键词 serial rapidio traffc management physical layer traffic management adaptive speed transition frecze-ACK
原文传递
基于VPX的SRIO通信模块设计 被引量:6
5
作者 谷晓鹏 杨玉亮 张然 《雷达与对抗》 2015年第2期64-68,共5页
针对VPX下SRIO通信的需求,提出一种封装SRIO通信接口的方法,设计并实现了一种SRIO通信模块。SRIO通信模块采用软件模块化设计思想,在SRIO通信接口的基础上设计Power PC板CPU之间的通用的数据通信方式,可实现Power PC板内、板间的数据通... 针对VPX下SRIO通信的需求,提出一种封装SRIO通信接口的方法,设计并实现了一种SRIO通信模块。SRIO通信模块采用软件模块化设计思想,在SRIO通信接口的基础上设计Power PC板CPU之间的通用的数据通信方式,可实现Power PC板内、板间的数据通信。该模块以库函数形式实现二进制重用,可移植于任意Power PC程序设计中,实现通信参数的可视化配置,有利于软件结构化、模块化设计。测试分析表明,该模块具有良好的性能和二进制可重用性。 展开更多
关键词 通信模块 VPX serial rapidio 软件模块化
下载PDF
CPS1432交换芯片的串行RapidIO互连技术 被引量:6
6
作者 张健 林锡龙 谢江波 《单片机与嵌入式系统应用》 2014年第12期31-34,共4页
RapidIO技术是世界上第一个、也是目前唯一的嵌入式系统互连国际标准(ISO/IEC18372),串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计的。本文介绍了CPS1432交换芯片与P2020组成的星型拓扑网络结构,包括硬件设计方案和软件设... RapidIO技术是世界上第一个、也是目前唯一的嵌入式系统互连国际标准(ISO/IEC18372),串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计的。本文介绍了CPS1432交换芯片与P2020组成的星型拓扑网络结构,包括硬件设计方案和软件设计要点,对高性能嵌入式互连设计具有很好的借鉴意义。 展开更多
关键词 串行rapidio CPS1432 P2020
下载PDF
基于SRIO的高速射频信号存储系统的开发 被引量:4
7
作者 石聪 龙巍 +1 位作者 李晓 刘洋 《核电子学与探测技术》 CAS 北大核心 2020年第1期54-59,共6页
为满足CSNS RCS射频系统对短时间内大量射频信号数据记录和存储的要求,开发了基于PCI Express总线和Serial RapidIO互联通信技术的高速射频信号传输与存储系统.系统采用XilinxFPGA作为主控制器实现协议包的解析、数据的DMA传输和动态缓... 为满足CSNS RCS射频系统对短时间内大量射频信号数据记录和存储的要求,开发了基于PCI Express总线和Serial RapidIO互联通信技术的高速射频信号传输与存储系统.系统采用XilinxFPGA作为主控制器实现协议包的解析、数据的DMA传输和动态缓存,再配合高速的SSD固态硬盘能够实现高达2 GB/s的数据传输和写磁盘存储速率. 展开更多
关键词 中国散裂中子源 高速存储 FPGA PCI EXPRESS serial rapidio
下载PDF
基于串行RapidIO的通用数字信号处理模块设计 被引量:6
8
作者 吕遵明 王彦刚 《信息化研究》 2009年第9期39-41,共3页
随着通信技术发展,要求平台的处理能力越来越高,同时器件间数据交互量也急剧增多,传统器件互连接口已不能胜任。文中采用SRIO(串行RapidIO)技术,设计实现了一种通用的数字信号处理模块,给出了电源和时钟解决方案,实现多个DSP(数字信号... 随着通信技术发展,要求平台的处理能力越来越高,同时器件间数据交互量也急剧增多,传统器件互连接口已不能胜任。文中采用SRIO(串行RapidIO)技术,设计实现了一种通用的数字信号处理模块,给出了电源和时钟解决方案,实现多个DSP(数字信号处理器)、FPGA(现场可编程门阵列)之间10 Gbit/s的互连带宽。平台方案成功应用于某通信系统中,试验结果表明,模块性能高,运行稳定,满足了高性能通用处理平台要求。 展开更多
关键词 SRIO 数字信号处理 ADVANCED Mezzanine Card(AMC)
下载PDF
基于SRIO的FPGA间数据交互系统设计与应用 被引量:6
9
作者 张德民 李明 +1 位作者 李杨 邱智慧 《重庆邮电大学学报(自然科学版)》 CSCD 北大核心 2013年第6期738-742,共5页
基于时分长期演进(time division-long term evolution,TD-LTE)射频一致性测试系统中数据交互的分析研究,为了很好地满足现场可编程门阵列(field programmable gate array,FPGA)间的大容量数据交互,设计了一种高速的嵌入式技术串行高速... 基于时分长期演进(time division-long term evolution,TD-LTE)射频一致性测试系统中数据交互的分析研究,为了很好地满足现场可编程门阵列(field programmable gate array,FPGA)间的大容量数据交互,设计了一种高速的嵌入式技术串行高速输入输出口(serial rapid IO,SRIO),实现2块FPGA芯片间的互连,保证在TD-LTE系统中上行和下行数据处理的独立性和交互的便捷。基于Xilinx公司的Virtex-6系列XC6VLX475T芯片,给出了SRIO接口的整体性设计方案,经过ModelSim软件仿真,确定适合项目需要的数据交互的格式类型和事务类型,对接口代码进行综合、板级验证、联机调试等,在ChipScope软件上对比分析数据传输的正确性,通过测试模块统计比较发送和接收信号的误比特率,确定了SRIO接口在高速数据传输的稳定性和可靠性,成功验证了SRIO接口在FPGA之间数据的互连互通,并将该方案作为一种新的总线技术应用于TD-LTE射频一致性测试仪系统开发中。 展开更多
关键词 时分长期演进(TD—LTE) 串行高速输入输出口(SRIO) 现场可编程门阵列(FPGA) 数据交互 数字信号处 理fDSP)
原文传递
基于SRIO总线的光纤通信测试系统设计与实现
10
作者 赵子豪 路美娜 +4 位作者 许智龙 吴洋 刘景岩 宋茂新 骆冬根 《大气与环境光学学报》 CAS CSCD 2024年第2期257-264,共8页
针对基于线阵电荷耦合元件(CCD)成像原理的调焦调平系统强实时性、高同步性及高数据率的特点,设计了一种基于串行RapidIO总线协议的光纤通信测试系统。该系统以现场可编程门阵列(FPGA)为控制核心,以光纤为传输介质,通过串行RapidIO总线... 针对基于线阵电荷耦合元件(CCD)成像原理的调焦调平系统强实时性、高同步性及高数据率的特点,设计了一种基于串行RapidIO总线协议的光纤通信测试系统。该系统以现场可编程门阵列(FPGA)为控制核心,以光纤为传输介质,通过串行RapidIO总线协议完成对调焦调平系统性能验证过程中的指令控制和图像数据传输。基于双存储器(FIFO)缓冲的SRIO接口设计使得该测试系统具有较强的通用性和实用性。测试结果表明,该系统光纤接口数据传输速率达440 MB/s,能够满足调焦调平系统性能验证对数据传输速率及正确性的需求。 展开更多
关键词 调焦调平系统 串行rapidio 现场可编程门阵列 光纤通信
下载PDF
基于DDS的传输插件的性能比较和分析 被引量:4
11
作者 仲维亮 杨斌 雷国志 《通信技术》 2013年第3期13-15,共3页
为了向航空电子通信系统的节点之间的数据分发过程提供优秀可靠的通信服务,采用了RTI公司的DDS实时分布式网络中间件,通过在软件环境中添加相应的传输插件,扩展了DDS中间件技术的适用范围,将DDS分别成功应用到了千兆以太网、RS232串行... 为了向航空电子通信系统的节点之间的数据分发过程提供优秀可靠的通信服务,采用了RTI公司的DDS实时分布式网络中间件,通过在软件环境中添加相应的传输插件,扩展了DDS中间件技术的适用范围,将DDS分别成功应用到了千兆以太网、RS232串行口广播网络以及串行RapidIO的网络环境中,在多个网络节点之间实现了不同数据类型的数据分发服务功能,得到了可靠的性能数据,并根据数据分析了DDS的应用特点和三种传输技术各自的优缺点及适用环境。 展开更多
关键词 DDS 串行rapidio 传输插件 传输性能分析
原文传递
基于Serial RapidIO的高速实时数据采集处理系统 被引量:3
12
作者 朱坚 徐光辉 朱利利 《电子质量》 2008年第10期6-8,共3页
首先分析了传统共享型总线在高速实时数据采集处理系统中应用的局限性,介绍了新型交换式串行总线的优势。在对比当前流行的四种新型交换式高速串行总线特点的基础上,分析了采用Serial RapidIO技术架构系统的优势,设计了一个基于这一技... 首先分析了传统共享型总线在高速实时数据采集处理系统中应用的局限性,介绍了新型交换式串行总线的优势。在对比当前流行的四种新型交换式高速串行总线特点的基础上,分析了采用Serial RapidIO技术架构系统的优势,设计了一个基于这一技术的高速实时数据采集处理系统。该系统具有易扩展、易升级的特点,具有较高的实际应用价值。 展开更多
关键词 数据采集处理 共享型总线 交换式总线 serial rapidio
下载PDF
基于RapidIO总线的多DSP信号处理平台设计 被引量:3
13
作者 沈发江 《自动化应用》 2013年第4期23-25,共3页
利用RapidIO作为系统内部互联总线,以TMS320C6678为核心处理器,采用FPGA作为控制单元和转接芯片,设计一种多DSP并行信号处理系统。该方案不仅有效解决了系统连接的瓶颈,并且实现拓扑结构可重构,大幅度提高了系统的信号处理能力。
关键词 多DSP 串行rapidio TSI578 TMS320C6678
下载PDF
高速互连串行协议RapiIO的性能优化 被引量:3
14
作者 杨帆 朱峰 《电子设计工程》 2017年第12期134-137,142,共5页
串行RapidIO是为了满足嵌入式行业对更高总线速度、带宽和可靠性的需求而发展起来的一种高性能分组交换技术。该技术不仅可以实现芯片间高速通信还可以实现板级间通信。在本文中所提出的研究成果是在对集成在数字信号处理器--多核的TMS3... 串行RapidIO是为了满足嵌入式行业对更高总线速度、带宽和可靠性的需求而发展起来的一种高性能分组交换技术。该技术不仅可以实现芯片间高速通信还可以实现板级间通信。在本文中所提出的研究成果是在对集成在数字信号处理器--多核的TMS320C6474中的串行互连协议Rapid IO性能优化的基础上提来的。研究结果表明,经过性能优化,Nwrite(写)和Swrite(流式写)这两种操作的传输速度都有所提升。研究结果还显示出,使用中断的方式发送一个数据包,不仅是最简单的方式,它还可以增加系统发送端的的稳定性。 展开更多
关键词 片上系统 芯片间
下载PDF
支持多种传输模式的双通路串行RapidIO设计与实现 被引量:2
15
作者 郭欣童 雷元武 郭阳 《计算机工程与科学》 CSCD 北大核心 2019年第2期233-239,共7页
传统的串行RapidIO2.1接口支持3种通道模式(1×、2×、4×)。在2×或1×模式下,4条物理链路只有2条或1条在进行数据传输,其余链路被闲置,造成带宽浪费;另外,一个RapidIO接口只能与一个目的端互连。基于传统的串行Ra... 传统的串行RapidIO2.1接口支持3种通道模式(1×、2×、4×)。在2×或1×模式下,4条物理链路只有2条或1条在进行数据传输,其余链路被闲置,造成带宽浪费;另外,一个RapidIO接口只能与一个目的端互连。基于传统的串行RapidIO2.1接口协议,设计了一种支持双通路传输的串行RapidIO接口,通过PCS层的可配置交叉开关共实现14种传输模式,双通路模式下可同时和两个串行RapidIO接口互连。双通路RapidIO提高了RapidIO系统互连的灵活性和传输带宽。实验结果表明,在1×或2×模式下,双通路传输的传输带宽是传统设计的两倍;4×模式下,双通路RapidIO的有效带宽与传统单通路RapidIO的相同。 展开更多
关键词 串行rapidio 通道模式 双通路 互连灵活性 传输带宽
下载PDF
一种基于异构计算平台的FPGA动态重配置方法 被引量:2
16
作者 王博 《电子质量》 2019年第1期23-29,共7页
通过对异构计算技术的研究,该文提出了嵌入式异构计算模型,实际构建了由多类异构处理机作为计算资源并通过串行RapidIO高速交换总线互连的嵌入式异构计算平台,实现了一种基于该异构计算平台的FPGA动态重配置方法。基于FPGA专用逻辑,设... 通过对异构计算技术的研究,该文提出了嵌入式异构计算模型,实际构建了由多类异构处理机作为计算资源并通过串行RapidIO高速交换总线互连的嵌入式异构计算平台,实现了一种基于该异构计算平台的FPGA动态重配置方法。基于FPGA专用逻辑,设计了使用SWRITE和NREAD事务的DMA数据传输以及使用DOORBELL的消息传递功能,实现了FPGA专用逻辑与主控制处理机间的RapidIO高速互连,为异构计算组件间高速数据传输和FPGA动态重配置技术提供支持。然后,在FPGA逻辑中实现快速傅里叶变换算法并对其进行了动态重配置设计,满足多计算任务对功能与资源的需求。最后,分别对串行RapidIO数据传输性能、加速效率和部分重配置耗时进行了测试,结果表明串行RapidIO传输性能优良、基于FPGA的专用逻辑相对高性能处理器加速效果明显、动态重配置耗时较短,较好满足了任务需求。 展开更多
关键词 嵌入式异构计算 串行rapidio FPGA 动态重配置
下载PDF
串行RapidIO鲁棒性 被引量:1
17
作者 张勇 王勇 张平 《吉林大学学报(工学版)》 EI CAS CSCD 北大核心 2011年第1期276-281,共6页
为克服串行RapidIO(Serial RapidIO,SRIO)互连系统中由于硬件实现的失误和恶劣环境造成的大量噪声与电磁干扰(Electromagnetic interference,EMI),提出了作为现有SRIO规范扩展的鲁棒传输协议(Robust trans portprotocol,ROTP)。ROTP用... 为克服串行RapidIO(Serial RapidIO,SRIO)互连系统中由于硬件实现的失误和恶劣环境造成的大量噪声与电磁干扰(Electromagnetic interference,EMI),提出了作为现有SRIO规范扩展的鲁棒传输协议(Robust trans portprotocol,ROTP)。ROTP用速率转换和模式转换提高SRIO性能。速率转换可提高恶劣环境下的系统平均吞吐量,模式转换可有效减少对反馈信道的使用。仿真与分析表明,ROTP方法可有效增强SRIO在恶劣环境下的鲁棒性,提高系统性能。 展开更多
关键词 通信技术 鲁棒性 鲁棒传输协议 串行rapidio 速率状态 工作模式
下载PDF
雷达内嵌式侦测信号高速数据存储系统设计实现
18
作者 王锐 朱润 +1 位作者 饶卿 闫胜刚 《雷达与对抗》 2016年第4期25-28,共4页
介绍了一种通过Serial RapidIO(SRIO)总线实现高速雷达侦测信号传输与存储的方法,并在VPX架构下利用标准模块实现了侦测雷达信号的高速传输、存储与读取。
关键词 雷达 侦测信号 数据存储 VPX标准 serial rapidio
下载PDF
VxWorks下串行RapidIO总线驱动的实现
19
作者 王璐 龚俊 《机电产品开发与创新》 2015年第6期117-119,共3页
为了处理器与总线频率的匹配,实现处理器间的高速通信,提出了一种基于Vx Works嵌入式操作系统的Rapid IO总线驱动的设计方案。Rapid IO硬件平台以MPC8548作为端点处理器,Tsi578芯片作为交换器件。软件部分首先对Rapid IO本地设备进行初... 为了处理器与总线频率的匹配,实现处理器间的高速通信,提出了一种基于Vx Works嵌入式操作系统的Rapid IO总线驱动的设计方案。Rapid IO硬件平台以MPC8548作为端点处理器,Tsi578芯片作为交换器件。软件部分首先对Rapid IO本地设备进行初始化;然后对Rapid IO网络进行枚举与配置;最后完成消息传递。实际应用表明,该系统实现了Rapi IO总线驱动的高速通信需求,达到了设计要求。 展开更多
关键词 串行Rapid IO VXWORKS嵌入式操作系统 总线驱动 高速通信
下载PDF
基于SRIO的实时并行图像处理机 被引量:5
20
作者 董文娟 王宏义 +1 位作者 韩建涛 陈曾平 《计算机工程》 CAS CSCD 北大核心 2009年第7期20-22,共3页
针对大视场高分辨率光电实时处理系统实时性问题,分析光电弱小目标检测的任务特点,从处理器节点、存储器和连接处理器节点的网络3个方面分析实时并行处理机的设计要点,设计一种基于SRIO技术的双DSP+FPGA并行处理机。FPGA实现低层处理算... 针对大视场高分辨率光电实时处理系统实时性问题,分析光电弱小目标检测的任务特点,从处理器节点、存储器和连接处理器节点的网络3个方面分析实时并行处理机的设计要点,设计一种基于SRIO技术的双DSP+FPGA并行处理机。FPGA实现低层处理算法,DSP实现高层处理算法,任务划分采用区域分解并行算法,实验结果证明该设计具有可行性。 展开更多
关键词 SRIO技术 目标检测 并行系统 实时处理
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部