期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种冗余感知的高能效图计算加速器
1
作者 姚鹏程 廖小飞 +6 位作者 金海 周宇航 徐鹏 张伟 曾圳 潘晨高 朱冰 《中国科学：信息科学》 CSCD 北大核心 2024年第6期1369-1385,共17页
图作为一种灵活表达对象之间关系的数据结构,广泛地应用于各类重要的现实场景.近年来,随着性能提升速度放缓,通用处理器逐渐无法满足图计算应用的需求,并成为限制图计算发展的主要瓶颈.因此,面向图计算的领域专用加速器成为近年来的研... 图作为一种灵活表达对象之间关系的数据结构,广泛地应用于各类重要的现实场景.近年来,随着性能提升速度放缓,通用处理器逐渐无法满足图计算应用的需求,并成为限制图计算发展的主要瓶颈.因此,面向图计算的领域专用加速器成为近年来的研究热点.通过定制化的硬件设计,图计算加速器可以在图计算应用中取得通用处理器数十倍的性能.然而,现有的图计算加速器在运行宽度优先算法时会频繁地重复访问幂律顶点的相关数据,进而导致了严重的冗余访存问题.在特定场景下,现有的图计算加速器的性能甚至低于通用CPU.为了解决该问题,本文提出一种冗余感知的高能效图计算加速器JiFeng.当幂律顶点完成迭代计算时,JiFeng通过跳过剩余的相邻边大幅减少其被重复访问的次数.JiFeng实现了一系列软硬件协同设计,在保证负载均衡的同时提升硬件的执行效率.为了验证JiFeng的有效性,本文采用FPGA原型系统对相关设计进行性能评估.JiFeng在典型的生成图和现实图上实现最高每秒遍历4612亿条边的性能和每秒每瓦特遍历125亿条边的能效比,并在2023年11月的图计算超算排行榜GreenGraph500的小数据集榜单上取得第2名的成绩. 展开更多
关键词 图计算 加速器 宽度优先搜索 冗余访存 FPGA
原文传递
基于FPGA的高速冗余I/O总线设计与实现 被引量：6
2
作者 刘鎏 臧峰 牛洪海 《自动化仪表》 CAS 2019年第4期69-72,共4页
为了实现控制器与I/O模块之间的数据实时、可靠传输,设计并实现了一种基于现场可编程门阵列(FPGA)的控制系统高速冗余输入/输出(I/O)总线。其物理层采用多点低压差分信号标准。因此,该总线具有高实时性、高吞吐率和易扩展等特点。控制... 为了实现控制器与I/O模块之间的数据实时、可靠传输,设计并实现了一种基于现场可编程门阵列(FPGA)的控制系统高速冗余输入/输出(I/O)总线。其物理层采用多点低压差分信号标准。因此,该总线具有高实时性、高吞吐率和易扩展等特点。控制器通过A/B总线交替实现与I/O模块的通信,实时监测链路状态并采集I/O模块数据。利用非实时时隙,可以实现I/O模块对时、内存监视等非实时报文的控制。控制器ARM芯片运行QNX实时操作系统,通过直接内存存取(DMA)把需要与I/O通信的报文传输给FPGA。FPGA接收到报文后进行解析,并在报文末尾自动填入循环冗余校验(CRC)码和帧尾标志。FPGA接收到I/O模块反馈的数据后进行循环冗余校验:校验通过则填入对应模块接收缓冲区;校验错误则在相应I/O模块的寄存器填入循环冗余校验错误标志,以减轻ARM芯片的负载。该基于FPGA的高速冗余I/O通信总线,在实际应用中取得了很好的使用效果。 展开更多
关键词 现场可编程门阵列 冗余 I/O总线 实时性 报文 QNX 直接内存存取
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部