期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的高速数据处理器的实现
1
作者
吉训生
《火炮发射与控制学报》
北大核心
2004年第4期59-62,共4页
在自动武器的动态参数测试过程中,对数据处理实时性的要求不断提高。浮点运算是现代数字信号处理中一种非常频繁的操作。本文在讨论浮点加法器电路设计常用算法的基础上,重点介绍了一种低功耗的三数据通道结构。最后,基于 FPGA 在处理...
在自动武器的动态参数测试过程中,对数据处理实时性的要求不断提高。浮点运算是现代数字信号处理中一种非常频繁的操作。本文在讨论浮点加法器电路设计常用算法的基础上,重点介绍了一种低功耗的三数据通道结构。最后,基于 FPGA 在处理数据时的高速和灵活性的特点,给出了该结构的 FPGA 实现及相应的时序仿真。
展开更多
关键词
计算机
数据处理器
浮点加法器
FPGA
数据通道
电路
武器装备
下载PDF
职称材料
题名
基于FPGA的高速数据处理器的实现
1
作者
吉训生
机构
东南大学仪器科学与工程系
出处
《火炮发射与控制学报》
北大核心
2004年第4期59-62,共4页
文摘
在自动武器的动态参数测试过程中,对数据处理实时性的要求不断提高。浮点运算是现代数字信号处理中一种非常频繁的操作。本文在讨论浮点加法器电路设计常用算法的基础上,重点介绍了一种低功耗的三数据通道结构。最后,基于 FPGA 在处理数据时的高速和灵活性的特点,给出了该结构的 FPGA 实现及相应的时序仿真。
关键词
计算机
数据处理器
浮点加法器
FPGA
数据通道
电路
武器装备
Keywords
processor
technology
of
computer
floating-point
adder
FPGA
data-path
分类号
TJ06 [兵器科学与技术—兵器发射理论与技术]
TP368.1 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的高速数据处理器的实现
吉训生
《火炮发射与控制学报》
北大核心
2004
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部