期刊文献+
共找到104篇文章
< 1 2 6 >
每页显示 20 50 100
应用于高速高精度流水线ADC中的差分参考源 被引量:11
1
作者 尹勇生 杨鑫波 邓红辉 《电子测量与仪器学报》 CSCD 2012年第12期1043-1049,共7页
在流水线ADC中,参考电压源的波动将会影响其转换精度,针对流水线ADC中MDAC(multiplying D/A converter)和subADC对参考源精度的不同要求,设计了一种改进的差分参考源产生及其缓冲电路,分别给MDAC和subADC提供参考源并分别设计输出缓冲器... 在流水线ADC中,参考电压源的波动将会影响其转换精度,针对流水线ADC中MDAC(multiplying D/A converter)和subADC对参考源精度的不同要求,设计了一种改进的差分参考源产生及其缓冲电路,分别给MDAC和subADC提供参考源并分别设计输出缓冲器,减小MDAC和subADC参考源间的相互影响。设计可编程偏置电路,可根据实际工作时钟频率灵活控制电流大小,并设计电荷泵升压模块和无源滤波器模块,保证低压下电路能顺利获得高精度的接近电源电压的参考源电平。Spectre后仿真结果表明,参考源最小功耗15 mW,此时建立时间5.842 ns;最大功耗58 mW,此时建立时间1.036 ns,可以满足14位最高时钟频率分别为80MSPS和450MSPS流水线ADC的要求。 展开更多
关键词 流水线adc 参考源 建立时间
下载PDF
30兆赫采样频率的采样-保持电路和减法-增益电路的误差分析及设计 被引量:5
2
作者 朱臻 王涛 +2 位作者 易婷 何捷 洪志良 《固体电子学研究与进展》 CAS CSCD 北大核心 2002年第1期57-63,共7页
介绍一种 1 0位分辨率、3 0 MHz采样频率流水线操作 A/D变换器中的 CMOS全差分采样 -保持(S/H)电路和级间减法 -增益 (SUB/GAIN)电路的设计。首先概述这种电路在流水线 ADC中的作用和工作原理 ,然后逐一讨论它的各种误差源对整体精度的... 介绍一种 1 0位分辨率、3 0 MHz采样频率流水线操作 A/D变换器中的 CMOS全差分采样 -保持(S/H)电路和级间减法 -增益 (SUB/GAIN)电路的设计。首先概述这种电路在流水线 ADC中的作用和工作原理 ,然后逐一讨论它的各种误差源对整体精度的影响。在此基础上通过理论分析和计算机辅助分析 ,完成电路的优化设计。最后用 HSPICE软件对优化后的电路仿真 。 展开更多
关键词 采样-保持电路 减法-增益电路 数转换器 采样频率 误差分析
下载PDF
一种低功耗高精度CMOS动态比较器设计与实现 被引量:2
3
作者 张文忠 包兴 +2 位作者 姚素英 李树荣 徐江涛 《传感技术学报》 CAS CSCD 北大核心 2005年第1期132-135,139,共5页
设计了一种全差分动态比较器。比较器是前置放大器与动态锁存器组成的开关电容电路。在四相互不交叠时钟控制下 ,前置放大器完成对输入信号采样、放大 ,高增益提高了比较器的精度 ,采用正反馈结构提高了比较器的速度。文中分析了引起失... 设计了一种全差分动态比较器。比较器是前置放大器与动态锁存器组成的开关电容电路。在四相互不交叠时钟控制下 ,前置放大器完成对输入信号采样、放大 ,高增益提高了比较器的精度 ,采用正反馈结构提高了比较器的速度。文中分析了引起失调的原因 ,结合版图给出了减小失调的方法。分析和模拟结果表明比较器输入动态范围为 2V ,失调电压降低到 3 5mV ,达到了 8bit精度要求 ,同时实现了 0 . 4 8mW的功耗。 展开更多
关键词 动态比较器 开关电容 流水线adc 失调电压
下载PDF
8位高速低功耗流水线型ADC优化设计研究 被引量:2
4
作者 黄玮 谢亚伟 居水荣 《科技创新与应用》 2023年第24期60-63,67,共5页
采用每级为1.5位精度的7级流水线结构,即7级子ADC设计一个8位80 MS/s的低功耗模数转换电路。通过设计精简且高效的数字校准和输出寄存模块,消除ADC实现过程中各种因素的影响,提高ADC的精度和信噪比。采用0.18μm CMOS工艺完成加工后,测... 采用每级为1.5位精度的7级流水线结构,即7级子ADC设计一个8位80 MS/s的低功耗模数转换电路。通过设计精简且高效的数字校准和输出寄存模块,消除ADC实现过程中各种因素的影响,提高ADC的精度和信噪比。采用0.18μm CMOS工艺完成加工后,测得该ADC在输入信号为36.25 MHz,采样速率为80 MHz下的信噪比(SNR)为49.6 dB,有效位数(ENOB)接近8位,典型的功耗电流只有18 mA,整个ADC的芯片面积为0.5 mm^(2)。 展开更多
关键词 流水线型adc 采样保持电路 动态比较器 数字校准和输出寄存 低功耗 信噪比
下载PDF
一种全差分增益增强型运算放大器的设计 被引量:6
5
作者 史志峰 王卫东 《电子器件》 CAS 北大核心 2015年第1期78-82,共5页
设计了一种用于高速ADC中的全差分运算放大器。该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平... 设计了一种用于高速ADC中的全差分运算放大器。该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平台中利用Spectre仿真,结果表明:运放增益达到115 d B,单位增益带宽805 MHz,而功耗仅为10.5 m W,运放在8 ns的时间内可以达到0.01%的建立精度,可用于高速高精度流水线(Pipelined)ADC中。 展开更多
关键词 流水线adc 高增益高速运算放大器 增益增强技术
下载PDF
几种A/D转换技术及性能特点的分析 被引量:2
6
作者 王树红 《山西电子技术》 2004年第5期35-36,42,共3页
通过对四种最为常用的模数转换技术及其特点加以分析比较 ,阐述其工作原理、性能特点及其优缺点 。
关键词 性能特点 A/D转换技术 模数转换技术 模数转换器 分析比较 工作原理 优缺点
下载PDF
16位流水线ADC系统级建模及仿真 被引量:5
7
作者 刘蒲霞 陆铁军 王宗民 《微电子学与计算机》 CSCD 北大核心 2009年第12期120-124,共5页
基于MATLAB/Simulink的平台,设计并实现了16bit100M流水线模数转换器(ADC)系统仿真的理想模型.在充分掌握流水线ADC整体结构基础上,对其基本模块进行建模,充分考虑并加入电路的非理想特性和噪声,使整个系统模型接近实际电路.在输入信号... 基于MATLAB/Simulink的平台,设计并实现了16bit100M流水线模数转换器(ADC)系统仿真的理想模型.在充分掌握流水线ADC整体结构基础上,对其基本模块进行建模,充分考虑并加入电路的非理想特性和噪声,使整个系统模型接近实际电路.在输入信号为40MHz,采样时钟频率为100MHz时,分别对理想模型和加入非理想因素后的模型进行仿真比较,得到各项性能指标.对实际电路的设计具有一定的借鉴作用. 展开更多
关键词 流水线adc MATLAB 非理想特性 系统模型
下载PDF
An 85mW 14-bit 150MS/s Pipelined ADC with a Merged First and Second MDAC 被引量:6
8
作者 LI Weitao LI Fule +2 位作者 YANG Changyi LI Shengjing WANG Zhihua 《China Communications》 SCIE CSCD 2015年第5期14-21,共8页
A low-power 14-bit 150MS/s an- alog-to-digital converter (ADC) is present- ed for communication applications. Range scaling enables a maximal 2-Vp-p input with a single-stage opamp adopted. Opamp and capacitor shari... A low-power 14-bit 150MS/s an- alog-to-digital converter (ADC) is present- ed for communication applications. Range scaling enables a maximal 2-Vp-p input with a single-stage opamp adopted. Opamp and capacitor sharing between the first multi- plying digital-to-analog converter (MDAC) and the second one reduces the total opamp power further. The dedicated sample-and- hold amplifier (SHA) is removed to lower the power and the noise. The blind calibration of linearity errors is proposed to improve the per- formance. The prototype ADC is fabricated in a 130rim CMOS process with a 1.3-V supply voltage. The SNDR of the ADC is 71.3 dB with a 2.4 MHz input and remains 68.5 dB for a 120 MHz input. It consumes 85 roW, which includes 57 mW for the ADC core, 11 mW for the low jitter clock receiver and 17 mW for the high-speed reference buffer. 展开更多
关键词 analog-to-digital conversion LOWPOWER CALIBRATION high speed and high reso-lution pipelined analog-to-digital converter CMOS analog integrated circuits
下载PDF
一种应用于14位ADC的运算跨导放大器 被引量:4
9
作者 陈忠学 何全 +1 位作者 胡奇宇 章国豪 《微电子学》 CAS CSCD 北大核心 2017年第1期30-34,共5页
基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于40MHz采样频率的14位高精度流水线ADC电路的运算跨导放大器,包括增益级电路、前馈级电路、共模反馈及偏置电路。放大器的输入增益级采用带正反馈环路的增益自举技术,在低频时实现了较高... 基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于40MHz采样频率的14位高精度流水线ADC电路的运算跨导放大器,包括增益级电路、前馈级电路、共模反馈及偏置电路。放大器的输入增益级采用带正反馈环路的增益自举技术,在低频时实现了较高的增益。区别于传统频率补偿技术,使用一种新型无密勒电容的前馈频率补偿方案,实现了在不同工作状态下的频率补偿。仿真结果表明:在3V电源电压下,运放的直流增益为156dB,单位增益带宽积为1.03GHz,输出摆幅为2.5V,建立时间为9.3ns,可满足高精度流水线ADC性能要求。 展开更多
关键词 流水线adc 运算跨导放大器 增益自举 前馈补偿
下载PDF
一种改进的增益增强共源共栅放大器的设计 被引量:4
10
作者 马磊 原义栋 张海峰 《现代电子技术》 2011年第10期145-148,共4页
设计了一种适用于流水线A/D转换器的全差分跨导放大器,通过采用单端放大器的增益增强方法,使运算放大器即具有较高的直流增益,又有较小的面积及较好的版图匹配性。通过对普通开关定容共模负反馈电路的改进,改善了建立时间减小了放大器... 设计了一种适用于流水线A/D转换器的全差分跨导放大器,通过采用单端放大器的增益增强方法,使运算放大器即具有较高的直流增益,又有较小的面积及较好的版图匹配性。通过对普通开关定容共模负反馈电路的改进,改善了建立时间减小了放大器输出共模的抖动。电路采用SMIC 0.18μm CMOS工艺,并在Cadence下对电路及版图进行了仿真,结果表明:小信号低频电压增益119.3 dB;单位增益带宽378.1 MHz;相位裕度60°。 展开更多
关键词 流水线adc 增益增强 跨导放大器 开关电容共模负反馈 版图
下载PDF
A 0.18μm CMOS fluorescent detector system for bio-sensing application 被引量:1
11
作者 刘楠 陈国平 洪志良 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2009年第1期44-49,共6页
A CMOS fluorescent detector system for biological experiment is presented. This system integrates a CMOS compatible photodiode, a capacitive trans-impedance amplifier (CTIA), and a 12 bit pipelined analog-to- digita... A CMOS fluorescent detector system for biological experiment is presented. This system integrates a CMOS compatible photodiode, a capacitive trans-impedance amplifier (CTIA), and a 12 bit pipelined analog-to- digital converter (ADC), and is implemented in a 0.18μm standard CMOS process. Some special techniques, such as a "contact imaging" detecting method, pseudo-differential architecture, dummy photodiodes, and a T-type reset switch, are adopted to achieve low-level sensing application. Experiment results show that the Nwell/Psub photodiode with CTIA pixel achieves a sensitivity of 0.1 A/W at 515 nm and a dark current of 300 fA with 300 mV reverse biased voltage. The maximum differential and integral nonlinearity of the designed ADC are 0.8 LSB and 3 LSB, respectively. With an integrating time of 50 ms, this system is sensitive to the fluorescence emitted by the fluorescein solution with concentration as low as 20 ng/mL and can generate 7 fA photocurrent. This chip occupies 3 mm^2 and consumes 37 mW. 展开更多
关键词 fluorescence detecting contact imaging pipelined adc CTIA pixel dark current
原文传递
基于Pipelined结构的电流型CMOS模数转换器电路设计 被引量:2
12
作者 周选昌 胡晓慧 《浙江大学学报(理学版)》 CAS CSCD 2013年第6期637-640,共4页
低功耗设计在当前超大规模集成电路中越来越重要.以电流信号为转换对象,利用电流传输理论,结合电流型CMOS电路设计技术,设计了8位基于Pipelined结构的ADC电路.结果表明,利用电流型CMOS电路可方便地实现电流信号的加减与放大运算,避免了... 低功耗设计在当前超大规模集成电路中越来越重要.以电流信号为转换对象,利用电流传输理论,结合电流型CMOS电路设计技术,设计了8位基于Pipelined结构的ADC电路.结果表明,利用电流型CMOS电路可方便地实现电流信号的加减与放大运算,避免了使用传统Pipelined电路结构中的运算放大器电路,因此电路结构简单,可显著降低电路的功耗,提高转换速度,计算机仿真结果表明,电路功能正确. 展开更多
关键词 pipelined 电流型CMOS 模数转换器(adc)
下载PDF
一种流水线ADC级间增益非线性误差的数字域补偿方法 被引量:3
13
作者 彭隽 马洪 +1 位作者 胡啸 彭亮 《微电子学与计算机》 CSCD 北大核心 2011年第2期184-188,共5页
基于流水线ADC(模数转换器)结构中级间残差放大器的增益压缩特性,合理地将其建模为奇数次幂级数形式,详细描述并分析确定了它产生的非线性失真对ADC性能的影响方式与权重.针对性地提出了数字域反向抵消方案,通过引入数字伪随机序列的方... 基于流水线ADC(模数转换器)结构中级间残差放大器的增益压缩特性,合理地将其建模为奇数次幂级数形式,详细描述并分析确定了它产生的非线性失真对ADC性能的影响方式与权重.针对性地提出了数字域反向抵消方案,通过引入数字伪随机序列的方式,利用二阶统计互相关的信息自适应地辨识与逼近实际模型系数,并采用此估计值在后台实现级间增益非线性补偿过程.对14位三级流水线ADC进行系统模拟,当前两级量化精度为5位,且两级残差放大器的输出峰值点的相对增益压缩率均为5%时,经过补偿后,SFDR(无杂散失真动态范围)和SNDR(信噪失真比)指标分别从67.84dB、51.26dB提高到94.16dB、72.97dB.该方法为高精度流水线ADC的设计提供了可供参考的结论和技术解决方案. 展开更多
关键词 流水线adc 级间增益非线性误差 数字补偿
下载PDF
流水线ADC的系统级仿真 被引量:3
14
作者 郑晓燕 王洪利 仇玉林 《电子器件》 EI CAS 2006年第4期1288-1291,共4页
应用模拟电路自顶向下的设计思想,用MATLAB建立了一个流水线型模数转换器的行为模型,从而可以有效确定系统结构及相关模块参数。为了对实际电路有较好的指导作用,充分考虑了电路的非理想特性和噪声。最后通过设定一个分辨率为10 bit,采... 应用模拟电路自顶向下的设计思想,用MATLAB建立了一个流水线型模数转换器的行为模型,从而可以有效确定系统结构及相关模块参数。为了对实际电路有较好的指导作用,充分考虑了电路的非理想特性和噪声。最后通过设定一个分辨率为10 bit,采样频率为80 MHz,1.5 bit/级的经典流水线型数模转换器模型的非理想参数值和噪声参数,对ADC模型的主要性能参数进行了仿真计算。 展开更多
关键词 行为模型 流水线adc MATLAB
下载PDF
一款12 Bit 1 GS/s射频采样的流水线模数转换器设计 被引量:1
15
作者 史帅帅 唐鹤 +2 位作者 武锦 王卓 张波 《电子与封装》 2018年第6期17-21,共5页
文章基于40 nm CMOS工艺设计一款12 Bit 1 GS/s射频采样的无采样保持放大电路的流水线ADC。首级采用了开关电容比较器结构提高了无采样保持放大电路带来的输入到Sub-ADC和MDAC采样通路的匹配度。后级Sub-ADC中采用对参考电压的预采样技... 文章基于40 nm CMOS工艺设计一款12 Bit 1 GS/s射频采样的无采样保持放大电路的流水线ADC。首级采用了开关电容比较器结构提高了无采样保持放大电路带来的输入到Sub-ADC和MDAC采样通路的匹配度。后级Sub-ADC中采用对参考电压的预采样技术,缓解了后级比较器的压力。另外,首级处理3.5位量化精度,且理想级间增益为4,进一步缓解了首级MDAC对运放线性度、增益误差、输出信号电压摆幅的要求。采用高带宽高线性度的运放结构简化了模拟设计以及数字校准的复杂度。采样频率1 GHz,输入信号频率455 MHz,差分满摆幅1.2 V的情况下,经校准后ADC有效位数达到11.2位,信噪比70 d B,无杂散动态范围82 d B,总功耗约220 m W。 展开更多
关键词 流水线adc 射频采样adc 低功耗 无采样保持放大电路 数字校准
下载PDF
一种基于MDAC优化的低功耗流水线A/D转换器 被引量:4
16
作者 杨龙 王宗民 《电子技术应用》 北大核心 2017年第1期68-71,共4页
设计了一种低功耗16位100 MS/s的流水线A/D转换器。通过采用级间电容缩减技术,并优化增益数模转换器(MDAC)的结构,降低采样电容的面积。流水线前两级采用高性能低功耗运算跨导放大器(OTA),通过动态偏置技术进一步降低功耗。芯片采用0.18... 设计了一种低功耗16位100 MS/s的流水线A/D转换器。通过采用级间电容缩减技术,并优化增益数模转换器(MDAC)的结构,降低采样电容的面积。流水线前两级采用高性能低功耗运算跨导放大器(OTA),通过动态偏置技术进一步降低功耗。芯片采用0.18μm混合信号CMOS工艺,1.8 V单电源供电。经测试,流水线A/D转换器在5 MHz的输入频率下,信噪失真比(SNDR)为74.2 dB,无杂散动态范围(SFDR)为91.9 dB,整体功耗为210 mW。 展开更多
关键词 功耗OTA MDAC 动态偏置 流水线A/D转换器
下载PDF
一种改进的流水线模数转换器结构
17
作者 施宇峰 许俊 +1 位作者 任俊彦 陈诚 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2005年第6期977-982,共6页
在分析传统每级1.5位流水线模数转换器的基础上,提出了一种改进结构,该结构完全解决了传统结构因为最后一级的量化电平失调造成的非单调性问题,仿真结果表明改进后的10比特模数转换器在实际情况下的有效位数(ENOB)最大约有0.83 bit的提... 在分析传统每级1.5位流水线模数转换器的基础上,提出了一种改进结构,该结构完全解决了传统结构因为最后一级的量化电平失调造成的非单调性问题,仿真结果表明改进后的10比特模数转换器在实际情况下的有效位数(ENOB)最大约有0.83 bit的提高,且电路的功耗和面积增加量相对较小. 展开更多
关键词 数模混合集成电路 流水线模数转换器 单调性 量化失调 数字校正
原文传递
A 4 Gbps current-mode transmitter for 12-bit 250 MSPS ADC 被引量:1
18
作者 Zhenhai Chen Zongguang Yu +3 位作者 Jinghe Wei Dejin Zhou Xiaobo Su Jiaxuan Zou 《Journal of Semiconductors》 EI CAS CSCD 2017年第8期93-99,共7页
A 4 Gbps transmitter for a 12-bit 250 MSPS pipelined ADCs is presented. A low power current mode (CM) output driver with reverse scaling technique is proposed. A high speed, low power combined serializer is implemen... A 4 Gbps transmitter for a 12-bit 250 MSPS pipelined ADCs is presented. A low power current mode (CM) output driver with reverse scaling technique is proposed. A high speed, low power combined serializer is implemented to convert 12 bit parallel data into a serial data stream. The whole transmitter is used in a 12-bit 250 MSPS pipelined ADC for the digital output buffer and fabricated in 180 nm 1.8 V 1PSM CMOS technology. Test results show that the transmitter provides an eye height greater than 800 mV for data rates of both 2 Gbps and 4 Gbps, the 12-bit 250 MSPS ADC achieves the SNR of 69.92 dBFS and SFDR of 81.17 dB with 20.1 MHz input at full sampling speed. The ADC with the 4 Gbps transmitter consumes the power consumption of 395 mW, where the power consumption of transmitter is 75 mW. The ADC occupies an area of 2.5 × 3.2 mm2, where the active area of the transmitter block is 0.5× 1.2 mm2. 展开更多
关键词 interface pipelined adc TRANSMITTER current mode
原文传递
用于流水线ADC的全差分参考电压电路 被引量:2
19
作者 任大为 贾华宇 +2 位作者 杜知微 李灯熬 李雪 《微电子学》 CAS CSCD 北大核心 2018年第4期480-484,共5页
为了实现流水线ADC的带隙基准电压低于1V和降低参考电压电路的功耗,提出了一种新的全差分参考电压电路。在传统带隙基准的基础上,该参考电压电路增加了MOS管基-射极电阻,可根据电阻的比例系数来调节输出带隙基准电压。采用电流模电路,... 为了实现流水线ADC的带隙基准电压低于1V和降低参考电压电路的功耗,提出了一种新的全差分参考电压电路。在传统带隙基准的基础上,该参考电压电路增加了MOS管基-射极电阻,可根据电阻的比例系数来调节输出带隙基准电压。采用电流模电路,实现了单端信号转差分信号,结构简单。采用TSMC 0.18μm CMOS工艺进行设计与仿真,结果表明,温度为25℃时,该电路的参考电压VREFP和VREFN分别为1.156V和0.656V。在-40℃~125℃范围内变化时,参考电压的波动小于6mV,温度系数小于4.6×10-5/℃。低频时,电源抑制比为115dB。该参考电压电路应用于高清视频信号处理的流水线ADC中,能实现170MS/s、10位精度的数模转换。 展开更多
关键词 带隙基准 流水线adc 差分参考电压 温度系数
下载PDF
采用新型低成本共模反馈电路的全差分运放设计 被引量:2
20
作者 雷鑑铭 胡北稳 +1 位作者 桂涵姝 张乐 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2013年第10期1777-1783,共7页
设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和... 设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际(SMIC)0.35μm工艺.后仿结果表明,放大器直流增益为100dB,负载为3pF时单位增益带宽为359MHz,相位裕度为68°,建立时间为12.3ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路. 展开更多
关键词 流水线型adc 全差分 共模反馈 折叠共源共栅结构
下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部