期刊文献+
共找到21篇文章
< 1 2 >
每页显示 20 50 100
Server-Based Data Push Architecture for Multi-Processor Environments 被引量:3
1
作者 孙贤和 Surendra Byna 陈勇 《Journal of Computer Science & Technology》 SCIE EI CSCD 2007年第5期641-652,共12页
Data access delay is a major bottleneck in utilizing current high-end computing (HEC) machines. Prefetching, where data is fetched before CPU demands for it, has been considered as an effective solution to masking d... Data access delay is a major bottleneck in utilizing current high-end computing (HEC) machines. Prefetching, where data is fetched before CPU demands for it, has been considered as an effective solution to masking data access delay. However, current client-initiated prefetching strategies, where a computing processor initiates prefetching instructions, have many limitations. They do not work well for applications with complex, non-contiguous data access patterns. While technology advances continue to increase the gap between computing and data access performance, trading computing power for reducing data access delay has become a natural choice. In this paper, we present a serverbased data-push approach and discuss its associated implementation mechanisms. In the server-push architecture, a dedicated server called Data Push Server (DPS) initiates and proactively pushes data closer to the client in time. Issues, such as what data to fetch, when to fetch, and how to push are studied. The SimpleScalar simulator is modified with a dedicated prefetching engine that pushes data for another processor to test DPS based prefetching. Simulation results show that L1 Cache miss rate can be reduced by up to 97% (71% on average) over a superscalar processor for SPEC CPU2000 benchmarks that have high cache miss rates. 展开更多
关键词 performance measurement evaluation MODELING simulation of multiple-processor system cache memory
原文传递
Computer comparisons in the presence of performance variation
2
作者 Samuel IRVING Bin LI +3 位作者 Shaoming CHEN Lu PENG Weihua ZHANG Lide DUAN 《Frontiers of Computer Science》 SCIE EI CSCD 2020年第1期21-41,共21页
Performance variability,stemming from nondeterministic hardware and software behaviors or deterministic behaviors such as measurement bias,is a well-known phenomenon of computer systems which increases the difficulty ... Performance variability,stemming from nondeterministic hardware and software behaviors or deterministic behaviors such as measurement bias,is a well-known phenomenon of computer systems which increases the difficulty of comparing computer performance metrics and is slated to become even more of a concern as interest in Big Data analytic increases.Conventional methods use various measures(such as geometric mean)to quantify the performance of different benchmarks to compare computers without considering this variability which may lead to wrong conclusions.In this paper,we propose three resampling methods for performance evaluation and comparison:a randomization test for a general performance comparison between two computers,bootstrapping confidence estimation,and an empirical distribution and five-number-summary for performance evaluation.The results show that for both PARSEC and highvariance BigDataBench benchmarks 1)the randomization test substantially improves our chance to identify the difference between performance comparisons when the difference is not large;2)bootstrapping confidence estimation provides an accurate confidence interval for the performance comparison measure(e.g.,ratio of geometric means);and 3)when the difference is very small,a single test is often not enough to reveal the nature of the computer performance due to the variability of computer systems.We further propose using empirical distribution to evaluate computer performance and a five-number-summary to summarize computer performance.We use published SPEC 2006 results to investigate the sources of performance variation by predicting performance and relative variation for 8,236 machines.We achieve a correlation of predicted performances of 0.992 and a correlation of predicted and measured relative variation of 0.5.Finally,we propose the utilization of a novel biplotting technique to visualize the effectiveness of benchmarks and cluster machines by behavior.We illustrate the results and conclusion through detailed Monte Carlo simulation st 展开更多
关键词 PERFORMANCE of SYSTEMS VARIATION PERFORMANCE attributes measurement evaluation modeling simulation of multiple-processor SYSTEMS experimental design BIG Data
原文传递
BRC-300控制器与MFP模件在INFI90系统中兼容性应用研究
3
作者 姜烈伟 《电力建设》 2012年第12期67-71,共5页
以韶关发电厂300MW机组的分散控制系统为背景,以解决主控和副控多功能处理器(multiple function processor,MFP)模件中的1个或2个同时离线问题为目的,通过分析主控和副控MFP模件之间的通信及预制电缆,找到了造成MFP模件故障的原因。在论... 以韶关发电厂300MW机组的分散控制系统为背景,以解决主控和副控多功能处理器(multiple function processor,MFP)模件中的1个或2个同时离线问题为目的,通过分析主控和副控MFP模件之间的通信及预制电缆,找到了造成MFP模件故障的原因。在论证BRC-300控制器与MFP模件能够兼容工作的可行性之后,将29对MFP模件中的10对故障MFP模件升级为BRC-300控制器,升级控制系统组态软件,核查BRC-300控制器组态的完整性,同时将网络处理模件的子板芯片进行升级,避免BRC-300控制器与其他MFP模件之间的数据传输中断,利用控制通道总线实现了BRC-300控制器与MFP模件之间的良好通信。通过实际运行证明了设计方案的正确性,实现了BRC-300控制器与MFP模件在INFI90系统中的兼容性,彻底解决了互为冗余的MFP模件离线问题,保证了机组安全运行。 展开更多
关键词 分散控制系统 BRC-300控制器 MFP模件 控制通道总线
原文传递
一种运算簇间互连通信单元的设计
4
作者 李斌 谢憬 毛志刚 《计算机工程》 CAS CSCD 2013年第9期153-156,共4页
在高性能并行处理器设计中,权衡通信效率与硬件设计开销是一个关键的问题。基于此,在基于簇状处理单元的线性阵列处理器架构前提下,提出一种基于多运算簇处理器结构的运算簇间互连通信设计方案,包括通信单元结构和典型数字信号处理数据... 在高性能并行处理器设计中,权衡通信效率与硬件设计开销是一个关键的问题。基于此,在基于簇状处理单元的线性阵列处理器架构前提下,提出一种基于多运算簇处理器结构的运算簇间互连通信设计方案,包括通信单元结构和典型数字信号处理数据传输的应用案例分析。实验结果表明,与传统线性阵列处理器结构相比,该方案可使互连通信单元的相应性能提升30%以上。 展开更多
关键词 互连通信 并行运算 多集群处理器结构 运算簇 线性阵列 通信块
下载PDF
多处理器通信机制设计 被引量:4
5
作者 宋秀兰 吴晓波 《浙江工业大学学报》 CAS 北大核心 2010年第4期426-429,共4页
随着通信、多媒体及数字处理技术对片上系统处理及通信能力要求的不断提升,针对目前SOC设计中存在多处理器通信问题,集中阐述了共享存储器、mailbox,DMA和串口主从四种方式,探讨了多处理器通信机制.通过设计举例,详细的介绍了共享存储、... 随着通信、多媒体及数字处理技术对片上系统处理及通信能力要求的不断提升,针对目前SOC设计中存在多处理器通信问题,集中阐述了共享存储器、mailbox,DMA和串口主从四种方式,探讨了多处理器通信机制.通过设计举例,详细的介绍了共享存储、DMA及串口主从三种通信方式在多处理器系统中的实现方法及实现原理.通过实际的测试,比较了以上三种方法的优缺点,为多处理器系统通信提供了实例,对类似设计具有一定的借鉴意义. 展开更多
关键词 多处理器 通信机制 共享存储 DMA UART
下载PDF
用2.5D TSV实现多处理器SiP功能 被引量:1
6
作者 Deborah Patterson Mike Kelly +3 位作者 Rick Reed Steve Eplett Zafer Kutlu Ramakanth Alapati 《中国集成电路》 2014年第11期27-32,84,共7页
本项目由Open-Silicon,GLOBALFOUNDRI ES和Amkor三家公司合作完成。两颗28nm的ARM处理器芯片,通过2.5D硅转接板实现集成。芯片的高性能集成通常由晶体管制程提高来实现,应用2.5D技术的Si P正成为传统芯片系统集成的有效替代。Open-Sili... 本项目由Open-Silicon,GLOBALFOUNDRI ES和Amkor三家公司合作完成。两颗28nm的ARM处理器芯片,通过2.5D硅转接板实现集成。芯片的高性能集成通常由晶体管制程提高来实现,应用2.5D技术的Si P正成为传统芯片系统集成的有效替代。Open-Silicon负责芯片和硅转接板的设计,重点在于性能优化和成本降低。GLOBALFOUNDRI ES采用28nm超低能耗芯片工艺制造处理器芯片,而用65nm技术制造2.5D硅转接板。包括功耗优化和功能界面有效管理等概念得到验证。硅基板的高密度布线提供大量平行I/O,以实现高性能存储,并保持较低功耗。所开发的EDA设计参考流程可以用于优化2.5D设计。本文展示了如何将大颗芯片重新设计成较小的几颗芯片,通过2.5D硅转接板实现Si P系统集成,以降低成本,提高良率,增加设计灵活性和重复使用性,并减少开发风险。 展开更多
关键词 系统级封装 2.5D 穿硅孔 多处理器 2.5D穿硅孔封装
下载PDF
水下六自由度潜器运动装置及信息交换方式
7
作者 林孝工 高淑芬 《应用科技》 CAS 2003年第8期9-12,共4页
介绍六自由度水下潜器实验装置的控制系统,它是由多台处理器组成的系统,主计算机协调控制、统一管理各个分处理器和外部设备,实行并行采集和处理外部信息,处理器之间进行协调的数据交换,保证了信息的通畅,避免了数据传输的瓶颈问题.
关键词 潜水器 运动装置 信息交换 协调控制 多处理器 并行采集 六自由度
下载PDF
MCU+DSP嵌入式平台的主机接口与引导设计
8
作者 王超 李智 《国外电子元器件》 2008年第12期32-34,共3页
多处理器硬件平台模式在工业控制系统中应用广泛。而MCU+DSP的双处理器模式设计较为突出,利用DSP完成数字信号处理功能,MCU实现管理、通信、人机接口等异步系统控制功能。各处理器在功能上相互分工并通过数据传输完成预期任务,提高系统... 多处理器硬件平台模式在工业控制系统中应用广泛。而MCU+DSP的双处理器模式设计较为突出,利用DSP完成数字信号处理功能,MCU实现管理、通信、人机接口等异步系统控制功能。各处理器在功能上相互分工并通过数据传输完成预期任务,提高系统性能。给出了基于MCU+DSP嵌入式平台的主机接口与引导设计方案。 展开更多
关键词 多处理器 系统引导 单片机 DSP 接口 嵌入式平台
下载PDF
对称稀疏矩阵三对角化并行算法
9
作者 谷艺 谷元 《青岛大学学报(自然科学版)》 CAS 1998年第1期14-18,共5页
本文用Givens变换,给出一个对称稀疏矩阵的三对角化并行算法,具有很好的并行加速及效率,由于充分考虑了矩阵的稀疏性,使算法中数据存储及通讯相当节省.
关键词 稀疏矩阵 对称矩阵 三对角化 并行算法
下载PDF
修正枢轴选取的并行排序
10
作者 谷艺 谷元 《青岛大学学报(自然科学版)》 CAS 1998年第2期25-28,共4页
本文利用修正枢轴选取,给出一种适合所有基本排序算法的并行化方法,对均匀数据模型排序具有理想的并行加速及效率.
关键词 枢轴 多处理器 并行排序 程序设计 排序
下载PDF
S5系列多处理器PLC网络通信技术研究 被引量:4
11
作者 杨清宇 施仁 《自动化仪表》 CAS 北大核心 2002年第8期16-18,共3页
以西门子多处理器S5 - 135U/ 15 5UPLC为例 ,分析了多处理器PLC通过Profibus-FMS现场总线的网络通信技术 ,同时对多处理器PLC的工作原理以及多处理器PLC和通信处理器的数据交换原理进行了分析。并指出 ,正因为多处理器PLC有其独特的软... 以西门子多处理器S5 - 135U/ 15 5UPLC为例 ,分析了多处理器PLC通过Profibus-FMS现场总线的网络通信技术 ,同时对多处理器PLC的工作原理以及多处理器PLC和通信处理器的数据交换原理进行了分析。并指出 ,正因为多处理器PLC有其独特的软硬件设计 ,导致了工作原理和数据交换的复杂性 。 展开更多
关键词 网络通信 数据通信 多处理器 PLC 通信处理器
下载PDF
兼容ARM Thumb指令的多指令集处理器技术研究
12
作者 白创 陈益如 童元满 《计算机应用研究》 CSCD 北大核心 2023年第11期3363-3367,共5页
随着处理器的快速发展,RISC-V的软件生态环境建设成为其在处理器市场中站稳脚跟的关键因素之一。二进制翻译是解决处理器二进制代码兼容性问题、为处理器生态环境建设获取时间成本的关键技术之一,但由于二进制翻译器难以以较低的功耗面... 随着处理器的快速发展,RISC-V的软件生态环境建设成为其在处理器市场中站稳脚跟的关键因素之一。二进制翻译是解决处理器二进制代码兼容性问题、为处理器生态环境建设获取时间成本的关键技术之一,但由于二进制翻译器难以以较低的功耗面积开销获得高效执行的二进制代码,使其无法广泛应用于嵌入式领域。针对二进制翻译器执行效率和功耗面积开销难以取得平衡的问题,采用硬件逻辑加速的方式处理ARMv7-M中条件执行指令、更新标志位指令以及桶形移位指令,并利用静态二进制翻译器对ARMv7-M程序进行IT Block分裂、地址重计算及指令映射后生成RISC-V二进制代码,以此支持ARMv7-M的各类指令。基于开源内核CV32E40P设计了一个支持ARMv7-M的处理器内核,结果表明,运行ARMv7-M程序的平均性能能够达到直接运行RISC-V程序性能的137%,与纯软件二进制翻译支持ARMv7-M相比,该处理器核运行ARMv7-M程序的性能提升了5.59倍。 展开更多
关键词 RISC-V 二进制翻译 体系结构 多指令集处理器
下载PDF
媒体处理器结构综述 被引量:2
13
作者 何晶 孙义和 《计算机工程》 CAS CSCD 北大核心 2007年第9期222-224,共3页
有效处理多媒体应用正成为媒体应用领域最主要的瓶颈之一,目前已有多种针对媒体应用的处理器结构。该文根据媒体处理器结构的可编程性和发展过程,把媒体处理器分为3类:专用结构处理器,带媒体扩展指令的通用处理器和多核处理器。结合典... 有效处理多媒体应用正成为媒体应用领域最主要的瓶颈之一,目前已有多种针对媒体应用的处理器结构。该文根据媒体处理器结构的可编程性和发展过程,把媒体处理器分为3类:专用结构处理器,带媒体扩展指令的通用处理器和多核处理器。结合典型芯片对各种处理器结构进行了分析和综述,指出了媒体处理器结构的发展趋势。 展开更多
关键词 媒体处理 多媒体扩展 异构多核处理器
下载PDF
基于FPGA面向多媒体处理的MPSoC 被引量:1
14
作者 李晶皎 陆振林 +1 位作者 王爱侠 王骄 《东北大学学报(自然科学版)》 EI CAS CSCD 北大核心 2012年第4期486-490,共5页
针对嵌入式单核处理器处理速度慢及主频提升受限等问题,提出了嵌入式双核处理器(two-cores embedded processor,TEP)模型.针对处理器运行时对存储器的依赖和分配问题,提出了基于非统一存储结构模拟分布式存储结构的方案;针对多核间对共... 针对嵌入式单核处理器处理速度慢及主频提升受限等问题,提出了嵌入式双核处理器(two-cores embedded processor,TEP)模型.针对处理器运行时对存储器的依赖和分配问题,提出了基于非统一存储结构模拟分布式存储结构的方案;针对多核间对共享数据存储器的访存问题,给出了从属单元的仲裁机制,实现了共享资源的访问;针对面向多媒体应用的多核处理器间传输数据量大及通讯开销高的问题,提出了基于消息数据分离的传输方案.系统在FPGA平台进行了实现和验证,测试结果表明,TEP系统以较少的资源消耗和通讯开销获得了大加速比的性能. 展开更多
关键词 片上多处理器 嵌入式双核处理器 非统一存储结构 FPGA 消息数据分离
下载PDF
带多处理器混合流水车间调度问题的混合鱼群算法 被引量:2
15
作者 蔡芸 邓勇 +1 位作者 张波 张利平 《机械设计与制造》 北大核心 2017年第7期22-25,共4页
针对带多处理器的混合流水车间调度问题(hybrid flow shop scheduling with multiprocessor task problems),以最小化所有工件的最大完成时间(makespan)为优化目标,提出一种融合了改进的人工鱼群算法和禁忌搜索算法的混合算法。首先改... 针对带多处理器的混合流水车间调度问题(hybrid flow shop scheduling with multiprocessor task problems),以最小化所有工件的最大完成时间(makespan)为优化目标,提出一种融合了改进的人工鱼群算法和禁忌搜索算法的混合算法。首先改进人工鱼群算法相关行为及实验优选算法参数,提高了人工鱼群算法收敛速度和精度;然后结合人工鱼群算法收敛快和禁忌算法局部搜索能力强的特点,利用改进的人工鱼群算法进行全局搜索,获得较好的优化解域,再通过禁忌算法在优化解域内进行局部寻优,得到一个最终满意的优化解。基于180个标准算例,算法实验结果表明混合算法的优化性能明显优于禁忌算法和粒子群算法,并且很接近改进的遗传算法。 展开更多
关键词 带多处理器的混合流水车间调度 改进的人工鱼群算法 禁忌算法 混合算法
下载PDF
微型计算机与多单片机远程数据通讯方法
16
作者 陈传绂 张国强 《河北轻化工学院学报》 1997年第2期50-52,共3页
给出了一种利用微机和单片机的串行口,用RS-422A标准,实现微机和多单片机主从分布式远程通讯的方法。
关键词 微型计算机 单片机 远程通讯 接口
下载PDF
高速并行多处理器系统原理及方案 被引量:1
17
作者 戴树岭 彭晓源 《系统仿真学报》 CAS CSCD 1993年第4期20-25,共6页
当前,计算机应用领域对计算机的运算处理速度要求越来越高,而提高单机系统的处理能力是有限的,同时系统成本也会很高。因此并行处理技术成为解决这一矛盾的有效方法之一。并行处理系统从硬件角度采看,基本可分为两类;基于低信道容量网... 当前,计算机应用领域对计算机的运算处理速度要求越来越高,而提高单机系统的处理能力是有限的,同时系统成本也会很高。因此并行处理技术成为解决这一矛盾的有效方法之一。并行处理系统从硬件角度采看,基本可分为两类;基于低信道容量网络的多计算机系统。这类系统多用于各结点信息藕合比较小、实时性要求不高的松散藕合系统。另一类即是紧藕合的多处理器系统。本文介绍一种已工程实用化了的紧藕合实时多处理器系统。该系统为研究多处理系统的并行算法、任务的实时划分、调度管理等关键技术提供了一个良好的硬件平台及软件环境,该系统可广泛用于要求迭代速率非常高的实时控制与实时仿真系统。 展开更多
关键词 并行处理 多处理器系统 仿真 微机
下载PDF
一种支持多媒体数据处理的可重构平台设计
18
作者 张晶 高文 陈熙霖 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 1996年第2期84-90,共7页
针对多媒体数据处理的特点,讨论了其各个处理层次上的并行问题,并提出了一种支持多媒体数据并行处理的基于MIMD的可重构平台的设计.系统采用数字信号处理芯片作为基本工作单元的主处理器,可重构设计是基于Mesh物理阵列并通... 针对多媒体数据处理的特点,讨论了其各个处理层次上的并行问题,并提出了一种支持多媒体数据并行处理的基于MIMD的可重构平台的设计.系统采用数字信号处理芯片作为基本工作单元的主处理器,可重构设计是基于Mesh物理阵列并通过在每个处理单元设置开关网来实现的,并以几个典型示例说明重构策略。此外,提出了系统软件环境的配置方案及其控制方式。 展开更多
关键词 多媒体 多处理器系统 可重构网 数据处理
下载PDF
基于多核处理器的全方位图像展开优化
19
作者 陈曈 杨东勇 石洗凡 《计算机工程》 CAS CSCD 北大核心 2011年第1期285-286,289,共3页
全方位图像展开算法运算量大,在当前的主流处理器中难以满足实时要求,对其仅做简单并行处理效果仍不理想。针对此问题,基于多核处理器改进双线性内插值法的全方位图像展开算法,对其实现并行处理。通过全方位图像展开实验,对展开时间、... 全方位图像展开算法运算量大,在当前的主流处理器中难以满足实时要求,对其仅做简单并行处理效果仍不理想。针对此问题,基于多核处理器改进双线性内插值法的全方位图像展开算法,对其实现并行处理。通过全方位图像展开实验,对展开时间、并行效率、渲染速度等进行分析和比较。实验结果表明,并行优化后,在E7200(双核2.53 GHz)下实时处理的分辨率能从640×480提高到1 024×768。 展开更多
关键词 多核处理器 并行处理 全方位图像 全景图
下载PDF
无线传感器节点SoC事务级功耗仿真器设计
20
作者 刘玮 李翔宇 殷树娟 《计算机工程与设计》 CSCD 北大核心 2014年第1期125-129,共5页
针对无线传感器节点系统设计中,异质多核架构使得系统功耗优化越来越复杂的问题,提出了利用仿真器对系统功耗模拟建模,建立了利用SystemC搭建的一个异质多核传感节点SoC仿真器。该仿真器可以对系统的任务运行时间和功耗行为进行事务级模... 针对无线传感器节点系统设计中,异质多核架构使得系统功耗优化越来越复杂的问题,提出了利用仿真器对系统功耗模拟建模,建立了利用SystemC搭建的一个异质多核传感节点SoC仿真器。该仿真器可以对系统的任务运行时间和功耗行为进行事务级模拟,考虑了模块在不同的工作电压和频率下的功耗差异、互连网络的影响,通过叠加各个模块的功耗信息得到整个系统的功耗随时间变化的信息,实例结果表明了仿真器对系统功耗和性能的优化,为能够评估片上系统不同组合、不同架构、不同任务调度方案以及功耗管理方法下的功耗情况提供了依据。 展开更多
关键词 功耗仿真器 无线传感器节点 异质多核片上系统 SystemC事务级建模 任务调度
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部