-
题名基于FPGA的中断控制器设计
被引量：1
- 1
-
-
作者
吴志勇
刘继平
郭元兴
-
机构
中国电子科技集团公司第三十研究所
-
出处
《通信技术》
2018年第11期2765-2769,共5页
-
文摘
中断属于CPU的稀缺资源,在多外设系统中可能存在CPU的中断管脚数量少于外设数量的情况,需要将多路中断信号复用。在FPGA上使用Verilog HDL语言设计了一种中断控制器,可将32路中断信号复用成1路中断信号,减少对CPU中断资源的占用。该中断控制器使用简单,无需CPU对其进行配置,并具备中断信号锁存功能,在CPU进入中断服务程序后或处于中断屏蔽状态时,能够继续接收外设的中断信号,避免了中断信号的丢失。该中断控制器已在实际项目中应用,经验证其工作稳定可靠,达到了预期效果。
-
关键词
FPGA
中断控制器
多外设系统
中断信号复用
-
Keywords
FPGA
interrupt controller
multi-peripheral system
interrupt multiplexed
-
分类号
TP336
[自动化与计算机技术—计算机系统结构]
-
