针对高速数据通信系统中因不同通道的时延差异造成的数据延迟不一致问题,提出一种多通道高速数据对齐的实现方案。通过时钟芯片产生标准的周期可配的基准信号,在发送侧产生同步于基准时钟的采样时钟,在接收侧产生同步于基准时钟的读时钟...针对高速数据通信系统中因不同通道的时延差异造成的数据延迟不一致问题,提出一种多通道高速数据对齐的实现方案。通过时钟芯片产生标准的周期可配的基准信号,在发送侧产生同步于基准时钟的采样时钟,在接收侧产生同步于基准时钟的读时钟,利用采样时钟控制发送侧多通道同时采样,并利用读时钟控制接收侧多通道独立队列的数据读取。将所提方案运用在25 G PON系统中,实验结果表明,该方案能够完成高速通信系统中的多通道数据对齐,且系统有较高的鲁棒性和资源利用率。展开更多
文摘针对高速数据通信系统中因不同通道的时延差异造成的数据延迟不一致问题,提出一种多通道高速数据对齐的实现方案。通过时钟芯片产生标准的周期可配的基准信号,在发送侧产生同步于基准时钟的采样时钟,在接收侧产生同步于基准时钟的读时钟,利用采样时钟控制发送侧多通道同时采样,并利用读时钟控制接收侧多通道独立队列的数据读取。将所提方案运用在25 G PON系统中,实验结果表明,该方案能够完成高速通信系统中的多通道数据对齐,且系统有较高的鲁棒性和资源利用率。
