期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
Novel multi-bit non-uniform channel charge trapping memory device with virtual-source NAND flash array
1
作者 古海明 潘立阳 +3 位作者 祝鹏 伍冬 张志刚 许军 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2010年第10期57-61,共5页
In order to overcome the bit-to-bit interference of the traditional multi-level NAND type device, this paper firstly proposes a novel multi-bit non-uniform channel charge trapping memory (NUC-CTM) device with virtua... In order to overcome the bit-to-bit interference of the traditional multi-level NAND type device, this paper firstly proposes a novel multi-bit non-uniform channel charge trapping memory (NUC-CTM) device with virtual-source NAND-type array architecture, which can effectively restrain the second-bit effect (SBE) and provide 3-bit per cell capability. Owing to the n- buffer region, the SBE induced threshold voltage window shift can be reduced to less than 400 mV and the minimum threshold voltage window between neighboring levels is larger than 750 mV for reliable 3-bit operation. A silicon-rich SiON is also investigated as a trapping layer to improve the retention reliability of the NUC-CTM. 展开更多
关键词 multi-bit storage non-uniform channel charge trapping memory NAND array SiON layer
原文传递
极化码的多比特译码算法研究
2
作者 沈周青 尚俊娜 《电信科学》 2018年第11期77-86,共10页
针对极化码的连续消除列表(successive cancellation list,SCL)译码算法的高时延问题,提出了基于对数似然比的多比特SCL(multi-bit SCL,MSCL)译码算法,可以在一个判决时刻同时译出多个码字比特,在不损失译码性能的前提下,将译码时延由3... 针对极化码的连续消除列表(successive cancellation list,SCL)译码算法的高时延问题,提出了基于对数似然比的多比特SCL(multi-bit SCL,MSCL)译码算法,可以在一个判决时刻同时译出多个码字比特,在不损失译码性能的前提下,将译码时延由3N-2个时钟降为4N/M-2个时钟,相比于现有的多比特SCL译码算法,MSCL译码算法具有更低的路径度量值计算复杂度。为了降低循环冗余校验(cyclical redundancy check,CRC)辅助的SCL(CRC aided SCL,CA-SCL)译码算法的译码时延以及存储空间,提出了分段CRC辅助的MSCL(segmented CRC-aided MSCL,SCA-MSCL)译码算法,并提出了分段信息码字长度修正算法,来保证在信息位索引集A不变的前提下,实现每一分段结尾处对应的信息位索引能够被M整除。SCA-MSCL算法可以借助多个CRC判决来尽可能早地输出译码码字,从而减少译码器的存储空间以及译码时延。 展开更多
关键词 极化码 多比特编码 MSCL 分段CRC 译码时延 存储空间
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部