期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
应用于高性能延迟锁相环的占空比修正电路设计
1
作者
张洁
王志亮
《电子器件》
CAS
2024年第1期36-41,共6页
设计了一款应用于高性能延迟锁相环的占空比修正电路。该电路主要由差分放大电路、占空比调整电路、缓冲器电路和占空比检测电路组成,采用TSMC 40 nm CMOS工艺和1.1 V的电源电压。仿真的结果表明,时钟频率2 GHz~8 GHz,占空比20%~80%的...
设计了一款应用于高性能延迟锁相环的占空比修正电路。该电路主要由差分放大电路、占空比调整电路、缓冲器电路和占空比检测电路组成,采用TSMC 40 nm CMOS工艺和1.1 V的电源电压。仿真的结果表明,时钟频率2 GHz~8 GHz,占空比20%~80%的输入时钟信号,经过占空比修正电路调节后,输出时钟信号占空比变为50%±0.2%,可应用于高性能延迟锁相环中。
展开更多
关键词
占空比修正电路
占空比检测
占空比调整
延迟锁相环
高频率宽范围
下载PDF
职称材料
题名
应用于高性能延迟锁相环的占空比修正电路设计
1
作者
张洁
王志亮
机构
南通大学信息科学技术学院
出处
《电子器件》
CAS
2024年第1期36-41,共6页
基金
江苏省高等学校自然科学研究重大项目(22KJA510005,23KJA510006)。
文摘
设计了一款应用于高性能延迟锁相环的占空比修正电路。该电路主要由差分放大电路、占空比调整电路、缓冲器电路和占空比检测电路组成,采用TSMC 40 nm CMOS工艺和1.1 V的电源电压。仿真的结果表明,时钟频率2 GHz~8 GHz,占空比20%~80%的输入时钟信号,经过占空比修正电路调节后,输出时钟信号占空比变为50%±0.2%,可应用于高性能延迟锁相环中。
关键词
占空比修正电路
占空比检测
占空比调整
延迟锁相环
高频率宽范围
Keywords
duty
cycle
correction
circuit
duty
cycle
detection
duty
cycle
adjustment
delay-locked
loop
high
frequency
wide
range
分类号
TN702 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
应用于高性能延迟锁相环的占空比修正电路设计
张洁
王志亮
《电子器件》
CAS
2024
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部