期刊文献+
共找到1,086篇文章
< 1 2 55 >
每页显示 20 50 100
现代频率合成技术综述 被引量:29
1
作者 恽小华 《电子学报》 EI CAS CSCD 北大核心 1995年第10期148-151,共4页
本文阐述了国内外现代频率合成技术在现代电子系统应用中的重要性,综述了现代频率合成技术朝着系列化、小型化、模块化和工程化方向的发展趋势,着重叙述了应用最为广泛的锁相式(PLL)频率合成器和直接数字式频率合成器(DDS)... 本文阐述了国内外现代频率合成技术在现代电子系统应用中的重要性,综述了现代频率合成技术朝着系列化、小型化、模块化和工程化方向的发展趋势,着重叙述了应用最为广泛的锁相式(PLL)频率合成器和直接数字式频率合成器(DDS)的国内外最新进展,本文还详细介绍了单片PLL频率合成器、算术锁定环、单片DDS芯片等先进器件,以及锁频环路、上变频、小型化等先进技术。 展开更多
关键词 频率合成器 锁相 微波 毫米波 频率捷变
下载PDF
频率合成器技术发展动态 被引量:39
2
作者 万天才 《微电子学》 CAS CSCD 北大核心 2004年第4期366-370,376,共6页
 介绍了频率合成器的种类、技术发展动态;分析比较了国内外频率合成器的发展现状,并对我国频率合成器的发展提出了建议。
关键词 锁相环 锁相式频率合成器 直接数字频率合成器 VCO 相位噪声
下载PDF
CMOS射频集成电路的现状与进展 被引量:10
3
作者 王志华 吴恩德 《电子学报》 EI CAS CSCD 北大核心 2001年第2期233-238,共6页
随着低功耗、可移动个人无线通信的发展和CMOS工艺性能的提高 ,用CMOS工艺实现无线通信系统的射频前端不仅必要而且可能 .本文讨论了用CMOS工艺实现射频集成电路的特殊问题 .首先介绍各种收发器的体系结构 ,对它们的优缺点进行比较 ,指... 随着低功耗、可移动个人无线通信的发展和CMOS工艺性能的提高 ,用CMOS工艺实现无线通信系统的射频前端不仅必要而且可能 .本文讨论了用CMOS工艺实现射频集成电路的特殊问题 .首先介绍各种收发器的体系结构 ,对它们的优缺点进行比较 ,指出在设计中要考虑的一些问题 .其次讨论CMOS射频前端的重要功能单元 ,包括低噪声放大器、混频器、频率综合器和功率放大器 .对各单元模块在设计中的技术指标 ,可能采用的电路结构以及应该注意的问题进行了讨论 .此外 ,论文还讨论了射频频段电感、电容等无源器件集成的可能性以及方法 .最后对CMOS射频集成电路的发展方向提出了一些看法 . 展开更多
关键词 CMOS射频集成电路 低噪声放大器 混频器 频率综合器 功率放大器 无线通信系统
下载PDF
锁相跳频源的极值相位裕量设计法 被引量:8
4
作者 刘光祜 《电子科技大学学报》 EI CAS CSCD 北大核心 2001年第6期551-554,共4页
针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法.使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源.该跳频源在相位噪声、调频速度和杂散抑制... 针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法.使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源.该跳频源在相位噪声、调频速度和杂散抑制等方面的性能指标较高. 展开更多
关键词 锁相 频率综合器 跳频源 相位裕量
下载PDF
频率源综述 被引量:8
5
作者 高树廷 刘洪升 《火控雷达技术》 2004年第1期43-46,共4页
简单分析频率源的类型和它们的基本原理 ,重要技术指标以及优缺点。并对频率源的重要性 。
关键词 频率源 设计 频率合成 相位稳定性 杂散
下载PDF
选择低相位噪声频率合成器的最佳带宽 被引量:8
6
作者 吴文伟 《电信快报》 2000年第12期25-28,37,共5页
从分析频率合成器的相位噪声入手,研究并给出了线性近似条件下,低相位噪声频率合成器的最佳环路带宽的选择方法,并用Visual C++开发软件进行计算机辅助分析和验证。
关键词 锁环路 频率合成器 相位噪声 带宽 VC 软件开发
下载PDF
采用DDS+PLL技术实现的L波段频率合成器 被引量:11
7
作者 张伟 《微计算机信息》 北大核心 2005年第11Z期154-156,共3页
直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器。本文介绍了一种DDS+PLL的混合结构,实现了一个用于卫星数据采集... 直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器。本文介绍了一种DDS+PLL的混合结构,实现了一个用于卫星数据采集系统中频发射单元载频源的频率合成器。 展开更多
关键词 直接数字合成 锁相合成 混频 频率合成器
下载PDF
基于DDS+PLL频率合成源的设计 被引量:9
8
作者 屈新建 常义林 《现代电子技术》 2005年第3期115-117,共3页
简述了用 DDS AD985 4和 PL L PE3 2 3 6所设计的频率合成源的实现方案 ,重点对硬件设计中的注意事项进行了详细说明 ,并且对系统的相位噪声和杂散性能做了简要分析。最后给出了系统测试结果。
关键词 频率合成器 AD9854 PE3236 相位噪声
下载PDF
1.8GHz相位噪声优化的差分压控振荡器 被引量:11
9
作者 潘莎 赵辉 任俊彦 《微电子学》 CAS CSCD 北大核心 2003年第5期390-394,共5页
 针对DCS-1800标准,设计了应用于频率综合器中的差分压控振荡器。采用噪声滤波器,降低了VCO的相位噪声;采用片上电感,压控振荡器可以单片集成。其可调频率为1660~1815MHz,在偏置频率为600kHz的条件下,仿真测得的相位噪声为-125dBc/Hz...  针对DCS-1800标准,设计了应用于频率综合器中的差分压控振荡器。采用噪声滤波器,降低了VCO的相位噪声;采用片上电感,压控振荡器可以单片集成。其可调频率为1660~1815MHz,在偏置频率为600kHz的条件下,仿真测得的相位噪声为-125dBc/Hz。整个VCO的工作电压为2.5V,工作电流为6mA。 展开更多
关键词 相位噪声 差分压控振荡器 频率综合器 片上电感
下载PDF
小数分频锁相环的杂散分析 被引量:10
10
作者 郭仿军 《重庆邮电学院学报(自然科学版)》 2002年第2期84-87,共4页
利用小数分频锁相环进行频率合成可以在不降低参考信号频率的前提下 ,提高输出信号频率分辨率 ,从而提高系统的频率转换速度。小数杂散是小数分频锁相频率合成中的主要问题 ,目前尚未见到对它进行的详细分析。详细分析了小数分频杂散产... 利用小数分频锁相环进行频率合成可以在不降低参考信号频率的前提下 ,提高输出信号频率分辨率 ,从而提高系统的频率转换速度。小数杂散是小数分频锁相频率合成中的主要问题 ,目前尚未见到对它进行的详细分析。详细分析了小数分频杂散产生的机理及它的影响 ,并提出了消除小数杂散的方法。 展开更多
关键词 小数分频锁相环 杂散分析 频率合成
下载PDF
跳频通信系统的Simulink仿真实现(英文) 被引量:14
11
作者 刘克飞 杨东凯 吴江 《系统仿真学报》 CAS CSCD 北大核心 2009年第24期7969-7973,共5页
在介绍跳频通信系统的原理和数学模型的基础上,利用Matlab/Simulink建立了跳频通信系统的仿真模型。设计实现了跳频序列发生器、频率合成器、跳频同步器和非相干解调器等跳频系统的核心部分。仿真结果证明了模型的正确性。通过仿真得到... 在介绍跳频通信系统的原理和数学模型的基础上,利用Matlab/Simulink建立了跳频通信系统的仿真模型。设计实现了跳频序列发生器、频率合成器、跳频同步器和非相干解调器等跳频系统的核心部分。仿真结果证明了模型的正确性。通过仿真得到的误码率曲线,可以分析评估各种条件下跳频系统的抗干扰、抗多径衰落和多址组网等性能。 展开更多
关键词 跳频通信系统 SIMULINK仿真 频率合成器 包络检波器 抗干扰 多址组网
下载PDF
捷变微波频率合成器的设计 被引量:13
12
作者 梁强 杨永跃 陈仁北 《国外电子测量技术》 2006年第8期39-42,共4页
本文讨论采用DDS+PLL的捷变微波频率合成器的设计方案。该方案利用DDS的快速频率切换和PLL的环路跟踪能力实现微波信号的快速跳频,在PLL反馈回路的设计上采用分频和混频的工作方式,电路简单而且保证输出信号具有较高的频谱纯度。文中详... 本文讨论采用DDS+PLL的捷变微波频率合成器的设计方案。该方案利用DDS的快速频率切换和PLL的环路跟踪能力实现微波信号的快速跳频,在PLL反馈回路的设计上采用分频和混频的工作方式,电路简单而且保证输出信号具有较高的频谱纯度。文中详述该合成器的主要技术指标和各种影响因素,并给出相应的工程计算方法和最终的测试结果。 展开更多
关键词 微波 频率合成
下载PDF
现代频率合成中的分数分频与锁频环 被引量:7
13
作者 方立军 马骏 王元庆 《现代雷达》 CSCD 北大核心 2002年第3期68-72,共5页
较详细介绍了分数分频锁相环的工作原理和特性 ,以及抑制分数分频锁相环相位调制边带的方法。给出了实验结果 ,并对锁频环的工作原理、相位噪声进行了分析和讨论。
关键词 频率合成器 分数分频锁相环 锁频环 NPLL FNPLL 工作原理 相位噪声
下载PDF
一种高速低功耗直接数字频率合成器的设计与实现 被引量:11
14
作者 郭军朝 王森章 《微电子学》 CAS CSCD 北大核心 2004年第5期572-574,共3页
 根据直接数字频率综合(DDS)的原理,采用各种优化技术,设计了一种高速低功耗直接数字频率合成器。详细介绍了电路结构及优化方法。电路采用Xilinx公司的Virtex器件实现,取得了较好的整体性能。
关键词 现场可编程门阵列 频率合成器 直接数字频率合成 流水线结构
下载PDF
基于ADF4106的锁相环频率合成器设计与实现 被引量:9
15
作者 陆振雨 朱江 《电子工程师》 2003年第1期44-46,共3页
介绍了锁相环路的基本原理。分析了集成锁相环芯片ADF4106的工作特性,给出了集成锁相环芯片ADF4106的一个应用实例。为高频频率合成器的设计提供了很好的思路。
关键词 ADF4106 锁相环 频率合成器 环路滤波器
下载PDF
基于ADF4351的频率源设计与实现 被引量:14
16
作者 单月忠 刘太君 +1 位作者 叶焱 杨延嗣 《无线电通信技术》 2014年第6期85-88,共4页
针对现代通信系统对频率源的频谱纯度、频率范围和相位噪声要求的提升,提出了一种高性能可调频率源。分析和探讨了ADF4351锁相频率合成器的基本原理和工作特性。结合ADF4351的锁相环和倍频器来产生宽频带频率源,同时借助于数字衰减器和... 针对现代通信系统对频率源的频谱纯度、频率范围和相位噪声要求的提升,提出了一种高性能可调频率源。分析和探讨了ADF4351锁相频率合成器的基本原理和工作特性。结合ADF4351的锁相环和倍频器来产生宽频带频率源,同时借助于数字衰减器和低噪放来实现输出功率可调。对于锁相环电路,运用ADIsim PLL软件进行仿真。通过对硬件电路的调试和编写相关单片机控制程序,实现了可同时输出5路、频率范围为35 MHz^4.4 GHz、功率可调、低杂散和低相噪的稳定频率源。 展开更多
关键词 频率合成 宽频带 数字衰减 低噪放 功率可调
下载PDF
CINRAD/CB脉冲多普勒天气雷达数字中频接收机 被引量:13
17
作者 黄晓 裴翀 《气象科技》 2005年第5期464-468,共5页
介绍CINRAD/CB脉冲多普勒天气雷达数字中频接收机的主要功能和技术性能。CINRAD/CB雷达接收机的主要特点是高灵敏、采用了数字中频采样、带AGC的大动态接收范围、低相噪频率综合器、在线测试、系统在线定标和整机性能的测量等技术,采用... 介绍CINRAD/CB脉冲多普勒天气雷达数字中频接收机的主要功能和技术性能。CINRAD/CB雷达接收机的主要特点是高灵敏、采用了数字中频采样、带AGC的大动态接收范围、低相噪频率综合器、在线测试、系统在线定标和整机性能的测量等技术,采用了高稳定频率源和全相干技术体制。简述了CINRAD/CB雷达接收机的组成和工作原理,给出接收系统的组成框图,对该系统接收机的灵敏度、噪声系数、动态范围等性能指标进行了分析。 展开更多
关键词 数字中频接收机 脉冲多普勒雷达 频率综合器 测试信号 脉冲多普勒天气雷达 数字中频接收机 雷达接收机 接收系统 技术性能 在线测试 组成框图 频率综合器 中频采样
下载PDF
1V 2.5GHz压控振荡器设计 被引量:9
18
作者 李天望 曾晓军 洪志良 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第1期80-84,共5页
设计了 1V ,2 .5 GHz的全集成压控振荡器 .通过优化集成电感的设计 ,同时采用 NMOS管和开关电容阵列作为可变电容 ,使该设计具有较低的相位噪声和较宽的调谐范围 .采用 0 .18μm CMOS工艺进行仿真 ,结果显示 ,在1V电源电压下 ,在偏离中... 设计了 1V ,2 .5 GHz的全集成压控振荡器 .通过优化集成电感的设计 ,同时采用 NMOS管和开关电容阵列作为可变电容 ,使该设计具有较低的相位噪声和较宽的调谐范围 .采用 0 .18μm CMOS工艺进行仿真 ,结果显示 ,在1V电源电压下 ,在偏离中心频率 6 0 0 k Hz处的相位噪声为 - 119d Bc/ Hz,调谐范围为 2 8% ,功耗为 3.6 m W. 展开更多
关键词 频率合成器 压控振荡器 相位噪声 开关电容阵列 可变电容 无线收发器 无线通信
下载PDF
芯片AD9854在跳频通信系统中的应用 被引量:8
19
作者 吉亚平 李文臣 《天津通信技术》 2002年第4期31-33,共3页
介绍了AD公司新推出的AD9854芯片的主要特性,讨论了将其应用于跳频通信系统中的优势。
关键词 芯片 AD9854 跳频通信 频率合成器 直接数字频率合成 锁相环
原文传递
基于FPGA的小数分频频率合成器设计 被引量:11
20
作者 周冬成 王永斌 郑亚平 《电子测量技术》 2006年第3期79-80,93,共3页
文中介绍了一种小数分频频率合成器的设计方案。该方案中的分频部分基于FPGA进行设计与实现,仿真结果表明正确。FPGA在设计方案中的应用使得电路简单且便于二次开发。
关键词 频率合成器 小数分频 现场可编程门阵列
下载PDF
上一页 1 2 55 下一页 到第
使用帮助 返回顶部