期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到92篇文章
< 1 2 … 5 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种高速CMOS全差分运算放大器 被引量：10
1
作者 朱小珍 朱樟明 柴常春 《半导体技术》 CAS CSCD 北大核心 2006年第4期287-289,299,共4页
设计并讨论了一种高速CMOS全差分运算放大器。设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性。基于TSMC0.25μm CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增... 设计并讨论了一种高速CMOS全差分运算放大器。设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性。基于TSMC0.25μm CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增益为71.9dB,单位增益带宽为495MHz(CL=0.5pF),建立时间为24ns,功耗为3.9mW。 展开更多
关键词 折叠共源共栅 共模反馈 全差分 高速
下载PDF
一种低压低功耗CMOS折叠-共源共栅运算放大器的设计 被引量：8
2
作者 程春来 柴常春 唐重林 《现代电子技术》 2007年第24期191-193,196,共4页
设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC 0.18μmCMOS工艺,基于BSIM3V3 Spic... 设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC 0.18μmCMOS工艺,基于BSIM3V3 Spice模型,用HSpice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用。目前,该放大器已应用于14位∑-Δ模/数转换电路的设计中。 展开更多
关键词 运算放大器 折叠-共源共栅 AB类输出 低压低功耗
下载PDF
新型流水线ADC的设计与分析 被引量：7
3
作者 程梦璋 景为平 《电子科技大学学报》 EI CAS CSCD 北大核心 2008年第6期930-933,共4页
设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举,有效地消除... 设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了模数转换器的线性度、信噪比、转换精度和速度。该转换器的设计是在0.6μm CMOS工艺下实现,转换器在采样频率为5MHz、信号频率为500kHz时功耗为70mW;SFDR为80 dB。 展开更多
关键词 折叠式 流水线 采样 呆持电路 信噪比
下载PDF
高性能CMOS运算放大器的设计 被引量：6
4
作者 王好德 王永顺 +2 位作者 史琳 荆丽 赵文浩 《微电子学》 CAS CSCD 北大核心 2011年第1期19-22,共4页
基于0.5μm标准CMOS工艺,利用折叠式共源共栅电路和简单放大器级联结构,设计了一种增益高、建立时间短、稳定性好和电源抑制比高的低压CMOS运算放大器。用CadenceSpectre对电路进行优化设计,整个电路在3.3 V工作电压下进行仿真,其直流... 基于0.5μm标准CMOS工艺,利用折叠式共源共栅电路和简单放大器级联结构,设计了一种增益高、建立时间短、稳定性好和电源抑制比高的低压CMOS运算放大器。用CadenceSpectre对电路进行优化设计,整个电路在3.3 V工作电压下进行仿真,其直流开环增益100.1dB,相位裕度59°,单位增益带宽10.1 MHz,建立时间1.06μs。版图面积为410μm×360μm。测试结果验证了该运算放大器电路适用于电源管理芯片。 展开更多
关键词 运算放大器 折叠式共源共栅 模拟集成电路 CMOS
下载PDF
高性能全差分运算放大器设计 被引量：6
5
作者 唐宁 杨秋玉 翟江辉 《微电子学》 CAS CSCD 北大核心 2011年第5期636-639,共4页
为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,... 为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,共模抑制比为323.24dB,相位裕度为46°。该运放可以运用于低压电路、高精度A/D转换器等。 展开更多
关键词 折叠共源共栅 全差分 运算放大器 共模反馈
下载PDF
一种高增益全差分运算放大器的分析与设计 被引量：6
6
作者 朱江南 杨兵 姜岩峰 《微电子学》 CAS CSCD 北大核心 2015年第6期714-717,共4页
采用增益提高技术,设计了一种高增益全差分运算放大器,其主运放和两个辅助运放均为全差分折叠式共源共栅结构,并带有连续时间共模反馈电路。详细地分析了由增益增强结构为此运放带来的零极点对。该运算放大器采用TSMC 0.18μm CMOS工艺... 采用增益提高技术,设计了一种高增益全差分运算放大器,其主运放和两个辅助运放均为全差分折叠式共源共栅结构,并带有连续时间共模反馈电路。详细地分析了由增益增强结构为此运放带来的零极点对。该运算放大器采用TSMC 0.18μm CMOS工艺设计,开环直流增益可达138dB,单位增益带宽为252 MHz。 展开更多
关键词 折叠式共源共栅 增益提高 共模反馈 零极点对
下载PDF
2.4G CMOS低噪声放大器设计 被引量：4
7
作者 陈冠 陈向东 石念 《微电子学与计算机》 CSCD 北大核心 2009年第5期235-238,共4页
采用0.18微米CMOS工艺,设计了一种应用于蓝牙的低电压折叠共源共栅低噪声放大器.采用级间匹配结构,使信号正向传输最大化,从而降低了噪声,提高增益.电源电压为1V,在工作频率2.45GHz时仿真结果显示:噪声系数为1.087dB,增益为22.535db,输... 采用0.18微米CMOS工艺,设计了一种应用于蓝牙的低电压折叠共源共栅低噪声放大器.采用级间匹配结构,使信号正向传输最大化,从而降低了噪声,提高增益.电源电压为1V,在工作频率2.45GHz时仿真结果显示:噪声系数为1.087dB,增益为22.535db,输入回波损耗为-30.595db,输出回波损耗为-34.132db,一分贝压缩点为-11.746dBm,功耗为10mW,且此低噪声放大器在工作区域内无条件稳定. 展开更多
关键词 匹配 增益 折叠共源共栅
下载PDF
一种低压低功耗CMOS折叠—共源共栅运算放大器的设计 被引量：4
8
作者 程春来 柴常春 唐重林 《中国集成电路》 2007年第9期40-44,共5页
本文设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC0.18μmCMOS工艺,基于BSIM3V3Sp... 本文设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC0.18μmCMOS工艺,基于BSIM3V3Spice模型,用Hspice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用。目前,该放大器已应用于14位∑-△模/数转换电路的设计中。 展开更多
关键词 运算放大器 折叠-共源共栅 AB类输出 低压低功耗
下载PDF
一种新型高速CMOS全差分运算放大器设计 被引量：4
9
作者 宋奇伟 张正平 《现代电子技术》 2012年第4期166-168,172,共4页
设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环... 设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环境下对电路进行了Spectre仿真。在2.5V单电源电压下,驱动0.5pF负载时,开环增益为71.1dB,单位增益带宽为303MHz,相位裕度为52°,转换速率高达368.7V/μs,建立时间为12.4ns。 展开更多
关键词 高速运算放大器 全差分 折叠式共源共栅 共模反馈
下载PDF
基于FC-AB结构的运放标准化设计流程研究
10
作者 范柚攸 王仕祯 +2 位作者 翁勋维 张龙 权海洋 《微电子学》 CAS 北大核心 2023年第4期595-602,共8页
折叠式共源共栅和Class AB(FC-AB)结构的运算放大器被广泛研究和使用,但是其结构应用的多变性使设计者难以快速准确地设计出符合要求的电路。文章提出了一种标准化的运算放大器设计流程,设计者可以根据应用需求快速灵活地设计目标电路... 折叠式共源共栅和Class AB(FC-AB)结构的运算放大器被广泛研究和使用,但是其结构应用的多变性使设计者难以快速准确地设计出符合要求的电路。文章提出了一种标准化的运算放大器设计流程,设计者可以根据应用需求快速灵活地设计目标电路。以电流分配作为设计流程的起始点和调整点,以核心参数作为判据或约束项,进行迭代优化,最终通过相关电流和跨导确定器件尺寸。以流程图形式提出了低噪声运放的设计流程,关键器件尺寸的理论值和设计值平均误差为11.48%。根据该流程设计了一种低噪声运放,并采用0.18μm CMOS工艺进行了加工。运放关键电学参数都满足设计要求,其等效输入噪声为10.8 nV/√Hz,与目标值偏差1.8%。 展开更多
关键词 设计流程 折叠共源共栅 Class AB级输出 低噪声运算放大器
下载PDF
一种新颖的具有带隙结构的误差放大器设计 被引量：4
11
作者 王松林 洪益文 +1 位作者 来新泉 吕亚兰 《电子器件》 CAS 2008年第3期838-840,844,共4页
电源电压过低时,开关电源转换器中的带隙基准源及误差放大器不能正常工作,针对这一问题提出了一款低电压具有带隙结构的误差放大器。本文阐述了该结构的工作原理,并对整体结构进行分析。采用0.8μm BiCMOS工艺,在1.4V的电源电压下,通过H... 电源电压过低时,开关电源转换器中的带隙基准源及误差放大器不能正常工作,针对这一问题提出了一款低电压具有带隙结构的误差放大器。本文阐述了该结构的工作原理,并对整体结构进行分析。采用0.8μm BiCMOS工艺,在1.4V的电源电压下,通过HSPICE进行前仿真验证,得到其开环增益为63.4dB,电源抑制比为106.4dB。 展开更多
关键词 DC-DC转换器 带隙结构 HSPICE 误差放大器 折叠共源共栅
下载PDF
一种提高放大器增益和带宽的设计技术分析 被引量：2
12
作者 黄晓宗 黄文刚 +1 位作者 刘凡 刘志伟 《太赫兹科学与电子信息学报》 2015年第3期468-472,共5页
运算放大器是信号处理中的基础模块,是高性能混合信号数据转换器、片上系统(So C)等的重要组成部分。低功耗和高性能的基础电路模块成为系统发展的瓶颈,因此对增益和带宽增强型运算放大器的研究成为业界关注的焦点。为了研究运算放大器... 运算放大器是信号处理中的基础模块,是高性能混合信号数据转换器、片上系统(So C)等的重要组成部分。低功耗和高性能的基础电路模块成为系统发展的瓶颈,因此对增益和带宽增强型运算放大器的研究成为业界关注的焦点。为了研究运算放大器增益和带宽优化设计技术,实现低功耗高性能的解决方案,对电流重用技术的产生背景和技术演进作了较为详细的分析,体现了在技术进步过程中对结构的优化和改进,对高性能系统集成设计具有重要的参考意义。 展开更多
关键词 低功耗运算放大器 折叠共源共栅 电流重用技术
下载PDF
一个自偏压互补折叠式共源共栅放大器的设计 被引量：2
13
作者 朱文龙 黄世震 林伟 《现代电子技术》 2006年第16期4-6,共3页
对传统CMOS折叠式共源共栅运算放大器进行分析和总结,利用自偏压互补折叠技术实现了一种高性能CMOS自偏压互补折叠式共源共栅运算放大器。这个设计消除了6个外部偏置电压,减小了供电电压,并且提高了输出摆幅和开环增益,同时,使用这个方... 对传统CMOS折叠式共源共栅运算放大器进行分析和总结,利用自偏压互补折叠技术实现了一种高性能CMOS自偏压互补折叠式共源共栅运算放大器。这个设计消除了6个外部偏置电压,减小了供电电压,并且提高了输出摆幅和开环增益,同时,使用这个方案还可以使芯片面积、功耗、偏置部分对噪声和串扰的灵敏度降低,最后描述了设计过程并给出了设计的仿真结果,证实该结构的可行性。 展开更多
关键词 自偏压互补 折叠式共源共栅 运算放大器 噪声
下载PDF
高电源抑制比低噪声带隙基准电压源的设计 被引量：2
14
作者 刘春娟 张帆 +1 位作者 王永顺 刘肃 《微电子学》 CAS CSCD 北大核心 2012年第4期527-530,546,共5页
基于带隙基准原理,通过优化电路结构和采用BiCMOS技术,提出一种精度高、噪声小的带隙基准源电路。利用具有高开环增益的折叠式共源共栅放大器,提高了低频电压抑制比;应用低跨导PMOS对管及电路输出端低通滤波器,实现了更低的噪声输出;合... 基于带隙基准原理,通过优化电路结构和采用BiCMOS技术,提出一种精度高、噪声小的带隙基准源电路。利用具有高开环增益的折叠式共源共栅放大器,提高了低频电压抑制比;应用低跨导PMOS对管及电路输出端低通滤波器,实现了更低的噪声输出;合理的版图设计减小了失调电压带来的影响。Hspice仿真结果表明,在3V电源电压下,输出基准电压为1.2182mV,温度系数为1.257×10-5/℃;频率从103～105 Hz变化时,输出噪声最大值的变化量小于5μV。流片测试结果表明,该基准源输出基准电压的电源抑制比高,温度系数小,噪声与功耗低。 展开更多
关键词 基准电压源 折叠式共源共栅 BICMOS
下载PDF
带2阶温度补偿的多输出带隙基准电压源 被引量：2
15
作者 贾鹏 丁召 杨发顺 《现代电子技术》 2013年第24期156-159,163,共5页
基于传统带隙基准的原理，通过优化电路结构，消除双极晶体管基极．发射极电压中的非线性项，设计了一种带2阶补偿的多输出带隙基准电压源。整个电路采用CSMC0．5μmCMOS工艺模型进行仿真。Spectre仿真结果表明，在-55～125℃的温度范... 基于传统带隙基准的原理，通过优化电路结构，消除双极晶体管基极．发射极电压中的非线性项，设计了一种带2阶补偿的多输出带隙基准电压源。整个电路采用CSMC0．5μmCMOS工艺模型进行仿真。Spectre仿真结果表明，在-55～125℃的温度范围内，带隙基准电压源的温度系数为3．1ppm／℃，在5V电源电压下，输出基准电压为1．2994V；带隙基准电压源的电源抑制比在低频时为84．5dB；在5v电源电压下，可以同时输出0—5V多个基准电压。 展开更多
关键词 带隙基准源 2阶补偿 多输出 温度系数 折叠式共源共栅
下载PDF
双斜率积分ADC中开关电容积分器的设计 被引量：1
16
作者 张鹏南 杨庆江 夏洪洋 《黑龙江科技学院学报》 CAS 2011年第5期404-407,共4页
为提高双斜率积分ADC中模拟输入信号转换成数字信号的准确性,设计了一种高性能开关电容积分器以替代传统的RC有源积分器。该开关电容积分器的运算放大器由折叠共源共栅输入级和Class AB输出级组成,开关部分选用CMOS开关,以抑制电荷注入... 为提高双斜率积分ADC中模拟输入信号转换成数字信号的准确性,设计了一种高性能开关电容积分器以替代传统的RC有源积分器。该开关电容积分器的运算放大器由折叠共源共栅输入级和Class AB输出级组成,开关部分选用CMOS开关,以抑制电荷注入和时钟馈通的影响。在中芯国际0.18μmCMOS工艺下,采用EDA仿真软件对相关模块进行仿真验证,得到运算放大器的直流增益为110.3 dB,单位增益带宽为5.64 MHz,相位裕度达到79°,输出摆幅为0.013 3～3 299 mV,转换速率为7.56 MV/s。结果表明,开关电容积分器完全满足双斜率积分ADC的实际应用。 展开更多
关键词 双斜率积分ADC 开关电容积分器 折叠共源共栅
下载PDF
一种用于开关电容电路的高性能运算放大器 被引量：1
17
作者 洪帅 刘诺 +1 位作者 熊飞 何伟雄 《微电子学》 CAS CSCD 北大核心 2011年第2期164-167,共4页
设计了一种高性能BiCMOS全差分运算放大器。该运放采用复用型折叠式共源共栅结构、开关电容共模反馈以及增益增强技术,在相同功耗和负载电容条件下,与传统CMOS增益增强型运算放大器相比,具有高单位增益带宽、高摆率及相位裕度改善的特... 设计了一种高性能BiCMOS全差分运算放大器。该运放采用复用型折叠式共源共栅结构、开关电容共模反馈以及增益增强技术,在相同功耗和负载电容条件下,与传统CMOS增益增强型运算放大器相比,具有高单位增益带宽、高摆率及相位裕度改善的特点。在Cadence环境下,基于Jazz 0.35μm BiCMOS标准工艺模型,对电路进行Spectre仿真。在5 V电源电压下,驱动6 pF负载时,获得开环增益为115.3 dB、单位增益带宽为161.7 MHz、开环相位裕度为77.3°、摆率为327.0 V/μm、直流功耗(电流)为1.5 mA。 展开更多
关键词 开关电容 运算放大器 折叠式共源共栅 增益增强 BICMOS
下载PDF
一种全差分增益自举运算放大器的设计 被引量：1
18
作者 冯文晓 陆铁军 +1 位作者 王宗民 周亮 《微电子学与计算机》 CSCD 北大核心 2010年第12期142-145,共4页
设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.... 设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18μm CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz. 展开更多
关键词 全差分放大器 增益自举 折叠共源共栅 采保电路
下载PDF
具有反馈偏置的折叠共源共栅运算放大器 被引量：1
19
作者 尹勇生 刘宏 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2008年第9期1362-1364,共3页
文章分析了基于传统偏置的折叠共源共栅运算放大器,提出了一种具有反馈偏置的折叠共源共栅运算放大器;在不降低运放其他性能指标的前提下,抑制了折叠共源共栅运放由于共模输入电平变化以及工艺失配而造成的尾电流源的电流变化,稳定了运... 文章分析了基于传统偏置的折叠共源共栅运算放大器,提出了一种具有反馈偏置的折叠共源共栅运算放大器;在不降低运放其他性能指标的前提下,抑制了折叠共源共栅运放由于共模输入电平变化以及工艺失配而造成的尾电流源的电流变化,稳定了运放的直流工作点,提高了运放的共模抑制比。 展开更多
关键词 运算放大器 折叠共源共栅 反馈 偏置电路
下载PDF
用于ADC的高速高增益全差分运算放大器设计 被引量：1
20
作者 李亮 《苏州市职业大学学报》 2009年第3期15-18,共4页
针对Sigma-Delta ADC中全差分共模反馈运算放大器的要求,设计了一种高速、高增益、宽输出摆幅的运算放大器.采用HJTC 0.35 m CMOS工艺,使用Hspice对电路进行了仿真分析.结果表明,在电源电压为3.3 V时,运算放大器低频增益为100 dB、相位... 针对Sigma-Delta ADC中全差分共模反馈运算放大器的要求,设计了一种高速、高增益、宽输出摆幅的运算放大器.采用HJTC 0.35 m CMOS工艺,使用Hspice对电路进行了仿真分析.结果表明,在电源电压为3.3 V时,运算放大器低频增益为100 dB、相位裕度为72度、单位增益带宽为68MHz. 展开更多
关键词 折叠共源共栅 共模反馈 全差分放大器
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 5 下一页 到第 页
使用帮助 返回顶部