-
题名硅外延厚度稳定性控制
被引量：3
- 1
-
-
作者
刘贵明
-
机构
上海先进半导体有限公司
-
出处
《集成电路应用》
2021年第3期24-27,共4页
-
基金
上海市软件和集成电路产业发展专项基金(2015.150221)。
-
文摘
分析表明,外延工艺因其能够严格控制掺杂浓度及表面完美性而广泛用于Bipolar、BiCMOS、功率器件,瞬态电压抑制器及超结器件等集成电路。批量生产中的核心问题是产品参数的稳定性控制,良率的提高及成本的降低。BICMOS及超结器件集成电路中,外延层厚度的稳定直接影响到器件击穿电压性能。外延厚度的稳定性受压力和温度的影响,但影响最大的是硅源气体的流量。结合实际生产讨论了影响外延层厚度稳定的主要因素,通过控制DCS/TCS的流量稳定性,使得外延层厚度得到良好的控制,降低了产品报废率,提高了经济效益。
-
关键词
集成电路制造
外延厚度
DCS气体流量
气体压力
TCS传输方式
TCS气体流量
-
Keywords
IC manufacturing
epitaxial thickness
DCS gas flow
gas pressure
TCS transmission mode
TCS gas flow
-
分类号
TN405
[电子电信—微电子学与固体电子学]
-
-
题名高阻衬底CMOS外延工艺研究
- 2
-
-
作者
刘旸
唐冬
孔明
-
机构
中国电子科技集团公司第四十七研究所
-
出处
《微处理机》
2013年第2期9-11,共3页
-
文摘
针对于高阻衬底、高阻外延工艺与常规CMOS工艺的兼容性进行研究,主要讨论了CMOS外延工艺中确定有效外延层厚度的实验过程。
-
关键词
有效外延厚度
隔离
高阻衬底
-
Keywords
Effective epitaxial thickness
Isolation
High resistance substrate
-
分类号
TN4
[电子电信—微电子学与固体电子学]
-
-
题名外延厚度对CMOS倒相器闩锁特性的影响研究
- 3
-
-
作者
邵红
-
机构
无锡华润上华科技有限公司
-
出处
《微处理机》
2017年第5期16-19,共4页
-
文摘
CMOS电路由于寄生结构的影响,在大电流的情况下,易发生闩锁效应。如有该效应发生,极有可能导致芯片烧毁。一般从电路设计和版图设计两个方面可以减少闩锁效应的产生,同时在工艺方面采取措施可进一步降低闩锁效应,采用外延厚度的控制是比较有效的方式之一。通过外延技术降低衬底寄生电阻Rp的阻值,保证在大电流的情况下,减少寄生三极管导通概率,从而减少闩锁效应的发生。通过仿真验证,明确了外延厚度与CMOS倒相器闩锁特性的关系,获得了外延厚度的最佳值,在极限情况下,外延1.5μm CMOS倒相器抗闩锁能力比30μm外延高8.3倍左右。
-
关键词
外延厚度
闩锁特性
CMOS倒相器
-
Keywords
Epitaxy thickness
Latch-up properties
CMOS inverter
-
分类号
TN4
[电子电信—微电子学与固体电子学]
-
-
题名8英寸薄层硅外延片的均匀性控制方法
被引量：9
- 4
-
-
作者
张志勤
袁肇耿
薛宏伟
-
机构
河北普兴电子科技股份有限公司河北省硅基外延材料工程技术研究中心
-
出处
《半导体技术》
CSCD
北大核心
2017年第7期531-535,560,共6页
-
文摘
8英寸(1英寸=2.54 cm)薄层硅外延片的不均匀性是制约晶圆芯片良率水平的瓶颈之一。研究了硅外延工艺过程中影响薄外延层厚度和电阻率均匀性的关键因素,在保证不均匀性小于3%的前提下,外延层厚度和电阻率形成中间低、边缘略高的"碗状"分布可有效提高晶圆的良率水平。通过调整生长温度和氢气体积流量可实现外延层厚度的"碗状"分布,但调整温区幅度不得超过滑移线的温度门槛值。通过提高边缘温度来提高边缘10 mm和6 mm的电阻率,同时提高生长速率以提高边缘3 mm的电阻率,获得外延层电阻率的"碗状"分布,8英寸薄层硅外延片的的边缘离散现象得到明显改善,产品良率也有由原来的94%提升至98.5%,进一步提升了8英寸薄层硅外延片产业化良率水平。
-
关键词
8英寸硅外延片
薄层外延
外延层厚度
电阻率
不均匀性
“碗状”分布
-
Keywords
8-inch silicon epitaxial wafer
thin layer epitaxy
epitaxial layer thickness
resistivi- ty
nonuniformity
bowl-shape distribution
-
分类号
TN304.054
[电子电信—物理电子学]
-
-
题名功率VDMOS器件中纵向电场的研究
- 5
-
-
作者
任向兵
鲍嘉明
宁可庆
-
机构
北方工业大学电子信息工程学院微电子系
-
出处
《电子设计工程》
2017年第8期83-86,共4页
-
文摘
本课题的研究目的旨在从改变功率VDMOS的结构参数入手得到外延层厚度和栅源电压对功率VDMOS纵向电场的影响,并且在结构参数变化的范围内分析出最大电场位置的变化,为优化器件的性能起到指导作用。通过二维仿真工具TSUPREM4和MEDICI仿真器件的结构和电场并以图表的形式计算得到最大电场位置的变化趋势。通过修改器件的外延层厚度得到了在不同的参数下其纵向电场的分布接近封闭的拱形曲线并且随着外延层厚度的增加最大电场的位置接近线性的变化趋势,外延层厚度每增加1.5um到2.5um,最大电场点的位置会上升外延层厚度的百分之3到百分之6。改变器件的栅源电压使器件在进入准饱和区之后纵向电场分布十分稳定不在受栅源电压的影响而没有进入准饱和区时电场随着栅源电压的增大而增大。
-
关键词
纵向电场
外延层厚度
栅源电压
准饱和效应
-
Keywords
electric field on the vertical direction
epitaxial layer thickness
gate source voltage
quasi saturation effect
-
分类号
TN4
[电子电信—微电子学与固体电子学]
-
