期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
基于Innovus的局部高密度布局规避方法
1
作者 李应利 王淑芬 《电子与封装》 2024年第1期40-44,共5页
标准单元布局是数字集成电路后端设计的重要环节之一,标准单元密度过高影响着工具的布线和时序的优化。采用UMC 28 nm工艺,基于Innovus的两种方法,解决由于局部高密度标准单元导致保持时间违例无法通过工具自动化修复的问题,在实现时序... 标准单元布局是数字集成电路后端设计的重要环节之一,标准单元密度过高影响着工具的布线和时序的优化。采用UMC 28 nm工艺,基于Innovus的两种方法,解决由于局部高密度标准单元导致保持时间违例无法通过工具自动化修复的问题,在实现时序优化的同时降低了动态IR Drop。结果表明,在PreCTS阶段设置setPlaceMode-place_global_max_density value对于后续时序优化效果更好,且动态IR Drop降低8.85%。 展开更多
关键词 数字后端设计 Innovus 局部高密度标准单元 时序优化
下载PDF
基于后端流程的层次化物理设计方法的研究 被引量:2
2
作者 王洁茹 宋庆文 《电子测试》 2022年第8期9-11,共3页
本文通过使用物理设计工具Innovus对一款ARM的mpcore芯片分别进行展平式物理设计和层次化物理设计,对层次化物理设计方法进行了研究和分析。并使用了基于模拟模型(flex model)的层次化物理设计对流程进行优化。完成了芯片的物理设计的... 本文通过使用物理设计工具Innovus对一款ARM的mpcore芯片分别进行展平式物理设计和层次化物理设计,对层次化物理设计方法进行了研究和分析。并使用了基于模拟模型(flex model)的层次化物理设计对流程进行优化。完成了芯片的物理设计的各个阶段并实现最终的时序收敛。通过对两种物理设计方法的设计总耗时的比较,说明了层次化物理设计在缩短设计周期上有明显优势。 展开更多
关键词 集成电路 数字后端设计 层次化物理设计 展平式物理设计
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部