期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到107篇文章
< 1 2 … 6 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
SOC的关键技术和设计方法 被引量：5
1
作者 杨震 文爱萍 《微电子技术》 2001年第5期30-34,共5页
本文主要介绍了SOC的发展与前景 ,并且对其中的一些关键技术作了详细的说明。最后对SOC的主要应用以及 2 1世纪硅电子学的发展作了简要的介绍。
关键词 SOC 数字集成电路 系统级芯片 逻辑设计 电路设计
下载PDF
数字集成电路的时序分析 被引量：10
2
作者 吕宗伟 林争辉 张镭 《微电子学》 CAS CSCD 北大核心 2001年第2期126-129,共4页
文章对数字集成电路设计中的时序分析作了一个概要的介绍。对一些时序分析算法进行了讨论 ,同时 ,指出伪路径是时序分析中的一个重要问题。因此 ,为了进行有效的时序分析 。
关键词 逻辑综合 伪路径 数字集成电路 时序分析
下载PDF
高频数字信号反射的影响及其改善途径 被引量：5
3
作者 黄广民 《电子工程师》 2004年第2期20-23,共4页
高频数字信号的反射是影响现代数字电路设计的重要因素之一 ,严重的反射将破坏信号的完整性 ,并引起过冲现象 ,从而出现错误的数字逻辑和毁坏器件。详细探讨了信号反射问题 ,并给出了改善的方法。仿真结果和实际测试表明 ,采取适当的方... 高频数字信号的反射是影响现代数字电路设计的重要因素之一 ,严重的反射将破坏信号的完整性 ,并引起过冲现象 ,从而出现错误的数字逻辑和毁坏器件。详细探讨了信号反射问题 ,并给出了改善的方法。仿真结果和实际测试表明 ,采取适当的方法改善高频数字信号的反射 。 展开更多
关键词 高频数字信号 数字集成电路 反射 信号完整性 过冲
下载PDF
一种用FPGA实现的FIR滤波器结构 被引量：4
4
作者 金昕 黄捷 刘韬 《微电子学》 CAS CSCD 北大核心 1999年第1期58-61,共4页
讨论了一种在ＦＰＧＡ中可实现的ＦＩＲ滤波器结构。该结构采用基于流水线型的乘加器和进位保留的加法阵列。为减少硬件消耗，乘法器使用的部分积由修改的Ｂｏｏｔｈ算法产生。ＦＩＲ滤波器用ＶＨＤＬ进行描述，并综合到ＦＰＧＡ中。从... 讨论了一种在ＦＰＧＡ中可实现的ＦＩＲ滤波器结构。该结构采用基于流水线型的乘加器和进位保留的加法阵列。为减少硬件消耗，乘法器使用的部分积由修改的Ｂｏｏｔｈ算法产生。ＦＩＲ滤波器用ＶＨＤＬ进行描述，并综合到ＦＰＧＡ中。从综合结果来看，提出的ＦＩＲ结构可以在ＸＣ４０２５ｅ－２中以５０ＭＨｚ的时钟频率高速运行。 展开更多
关键词 数字集成电路 FIR滤波器 FPGA 结构
下载PDF
集成电路技术发展动态 被引量：11
5
作者 王红 《微电子学》 CAS CSCD 北大核心 2007年第4期515-522,542,共9页
近年来,许多文献对微电子技术或集成电路的发展动态进行了报道,对集成电路的市场需求、技术要求及应用前景进行了论述。主要侧重于技术层面,对硅集成电路技术(包括数字集成电路和模拟集成电路)涉及到的材料、器件、工艺、电路等的发展... 近年来,许多文献对微电子技术或集成电路的发展动态进行了报道,对集成电路的市场需求、技术要求及应用前景进行了论述。主要侧重于技术层面,对硅集成电路技术(包括数字集成电路和模拟集成电路)涉及到的材料、器件、工艺、电路等的发展动态进行综述。 展开更多
关键词 硅集成电路 模拟集成电路 数字集成电路 微电子器件 微电子工艺
下载PDF
电磁带隙结构在同步开关噪声抑制中的应用分析 被引量：7
6
作者 张志伟 李玉山 《电讯技术》 北大核心 2010年第3期64-68,共5页
随着数字电路的噪声容限和时序容限不断减小,电源地平面上的同步开关噪声(SSN)成为高速设计的主要瓶颈之一。而现有抑制SSN的方法存在各自的不足,因而提出采用电磁带隙结构(EBG)设计来抑制SSN,软件仿真证明该方法是有效的。基于对多种... 随着数字电路的噪声容限和时序容限不断减小,电源地平面上的同步开关噪声(SSN)成为高速设计的主要瓶颈之一。而现有抑制SSN的方法存在各自的不足,因而提出采用电磁带隙结构(EBG)设计来抑制SSN,软件仿真证明该方法是有效的。基于对多种不同结构EBG的研究,给出了EBG的设计思路和最新发展趋势,为今后的实际应用研究提供一定的参考与指导。 展开更多
关键词 数字集成电路 同步开关噪声 抑制方法 电磁带隙结构
下载PDF
集成电路开短路失效原因探讨 被引量：7
7
作者 李兴鸿 赵俊萍 +1 位作者 赵春荣 赖世波 《电子产品可靠性与环境试验》 2012年第6期20-24,共5页
对过电应力引起的CMOS集成电路的开短路失效模式,从电路结构、导电通路、误操作等方面进行了失效原因探讨。列举了一些过电应力的来源,说明了电压或电流幅度很小也可导致过电应力烧毁,从而说明了根据失效模式来寻找过电应力来源的困难... 对过电应力引起的CMOS集成电路的开短路失效模式,从电路结构、导电通路、误操作等方面进行了失效原因探讨。列举了一些过电应力的来源,说明了电压或电流幅度很小也可导致过电应力烧毁,从而说明了根据失效模式来寻找过电应力来源的困难性。对失效分析、故障归零将有很好的参考价值。 展开更多
关键词 数字集成电路 过电应力 开路 短路
下载PDF
一种FLASH存储单元的结构及功能分析 被引量：5
8
作者 刘寅 朱钧 《微电子学》 CAS CSCD 北大核心 1998年第1期32-35,共4页
讨论了一种新颖的不挥发存储器单元——ＦＬＡＳＨ的结构描述及器件模拟，对实验单元进行了测试，采用分离电压的方法进行擦操作并进行分析。这种单元占用芯片面积小，很有发展前景。
关键词 存储器 数字电路 FLASH单元 EEPROM
下载PDF
深亚微米数字集成电路的自动化设计方法学 被引量：3
9
作者 胡静珍 唐长文 闵昊 《微电子学》 CAS CSCD 北大核心 2002年第4期261-264,共4页
介绍了基于标准单元库的数字集成电路设计流程和方法学。数字集成电路设计流程从行为级的 HDL描述开始 ,依次进行系统行为级仿真 ,行为级综合 ,RTL仿真 ,逻辑综合 ,综合后仿真 ,自动化布局布线 ,版图后仿真等步骤。讨论了如何把物理设... 介绍了基于标准单元库的数字集成电路设计流程和方法学。数字集成电路设计流程从行为级的 HDL描述开始 ,依次进行系统行为级仿真 ,行为级综合 ,RTL仿真 ,逻辑综合 ,综合后仿真 ,自动化布局布线 ,版图后仿真等步骤。讨论了如何把物理设计环境和逻辑设计环境联系起来 。 展开更多
关键词 数字集成电路 逻辑综合 静态时序分析(STA) 布局布线
下载PDF
数字IC可测性设计和自动测试生成技术 被引量：2
10
作者 刘明远 邵锦荣 《微电子学》 CAS CSCD 北大核心 1998年第5期362-364,共3页
描述了一种自动局部扫描可测性设计方法，该方法在电路内部提供附加逻辑，把时序元件串成一条扫描通路，辅以适当的控制信号，使时序元件和组合元件分离开，从而达到可测试的目的。介绍了一种改进的ＰＯＤＥＭ测试生成算法和一种基于模... 描述了一种自动局部扫描可测性设计方法，该方法在电路内部提供附加逻辑，把时序元件串成一条扫描通路，辅以适当的控制信号，使时序元件和组合元件分离开，从而达到可测试的目的。介绍了一种改进的ＰＯＤＥＭ测试生成算法和一种基于模拟的测试生成方法，该方法能较好地处理时序电路的测试生成问题。 展开更多
关键词 数字集成电路 可测性设计 测试生成 故障模拟
下载PDF
高速高密度PCB上的SSN问题 被引量：4
11
作者 周胜海 李长庚 《电子质量》 2011年第6期4-6,共3页
在现代数字产品中,IC性能越来越高,数据率越来越高,信号上升时间越来越短,SSN逐渐成为影响产品性能的重要因素之一。该文从高速高密度PCB设计的角度,探讨了高速高密度PCB上SSN的机理与特性。结果表明,SSN是数字IC固有的,有叠加性,是宽... 在现代数字产品中,IC性能越来越高,数据率越来越高,信号上升时间越来越短,SSN逐渐成为影响产品性能的重要因素之一。该文从高速高密度PCB设计的角度,探讨了高速高密度PCB上SSN的机理与特性。结果表明,SSN是数字IC固有的,有叠加性,是宽带噪声源;可引起地弹和电源反弹、产生传导骚扰和辐射骚扰、引起串扰噪声。该文的讨论和结论对高速高密度PCB的设计实践具有参考作用。 展开更多
关键词 数字ic SI RE SSN
下载PDF
一种三环结构高效率的数字LDO电路
12
作者 徐洪 韦保林 +4 位作者 宣艳 徐卫林 韦雪明 李海鸥 段吉海 《微电子学与计算机》 2023年第12期110-116,共7页
设计了一种采用0.18µm互补金属氧化物半导体(CMOS)工艺制作的三环结构无片外电容数字低压差线性稳压器(LDO)电路,主要在控制方式进行创新,针对不同的输出电压范围采取相应的环路进行调整.电路的功率MOS管阵列按MOS管尺寸,分为大(L... 设计了一种采用0.18µm互补金属氧化物半导体(CMOS)工艺制作的三环结构无片外电容数字低压差线性稳压器(LDO)电路,主要在控制方式进行创新,针对不同的输出电压范围采取相应的环路进行调整.电路的功率MOS管阵列按MOS管尺寸,分为大(L)、中(M)、小(S)3组,设计的控制方式使环路可根据负载变化迅速切换,使得电路具有快速的瞬态响应,较强的带负载能力,较低的输出电压纹波和功耗,转换效率最高可达88.9%.在1.8 V输入电压下的后仿真结果表明,负载电流在2~60 mA之间突变时,电路的下冲电压为95 mV,过冲电压为80 mV,恢复时间小于1.7µs,稳态下的输出电压纹波小于2.0 mV,总体静态电流约为43µA.该数字LDO的输入电压范围为1~1.8 V,输出电压范围为0.8~1.6V,内部集成10pF电容,品质因素FOM仅为0.009pF. 展开更多
关键词 三环结构 低压差线性稳压器 低输出电压纹波 无片外电容 带负载能力强 数字集成电路
下载PDF
数字电路的高层测试技术及其发展 被引量：3
13
作者 成本茂 王红 +1 位作者 邢建辉 杨士元 《微电子学》 CAS CSCD 北大核心 2006年第2期187-191,共5页
简要介绍了数字VLSI电路高层测试的概念,主要的高层测试方法,高层测试中所采用的故障模型及其与门级stuck-at故障的对应关系;并展望了高层测试技术的发展趋势。
关键词 数字电路 VLSI 高层测试 故障模型 可测性设计 测试综合
下载PDF
基于65nm工艺数字IC物理设计中信号串扰的预防 被引量：4
14
作者 王淑芬 吴秀龙 《电子技术（上海）》 2012年第1期47-48,共2页
数字集成电路的不断发展和制造工艺的不断进步,使得物理设计面临着越来越多的挑战。特征尺寸的减小,使得后端设计过程中解决信号完整性问题是越来越重要。互连线间的串扰就是其中的一个,所以在后端设计的流程中,对串扰的预防作用也显得... 数字集成电路的不断发展和制造工艺的不断进步,使得物理设计面临着越来越多的挑战。特征尺寸的减小,使得后端设计过程中解决信号完整性问题是越来越重要。互连线间的串扰就是其中的一个,所以在后端设计的流程中,对串扰的预防作用也显得尤为重要。本文就TSMC 65nm工艺下,根据具体的设计模块,探索物理设计流程中如何才能更好的预防串扰对芯片时序的影响。 展开更多
关键词 串扰 物理设计 数字集成电路
原文传递
一种基于FPGA的数字IC设计 被引量：3
15
作者 王本有 孟坚 苏守宝 《电子技术（上海）》 2007年第11期74-76,共3页
EDA技术是一种高级、快速、有效的电子设计工具,充分利用了计算机自动设计、仿真和测试功能。利用EDA技术对数字集成电路(IC)进行描述、建模和设计,简化了IC电路设计任务。文章通过设计序列检测器,介绍了利用ALTERA公司的QuartusⅡ平台... EDA技术是一种高级、快速、有效的电子设计工具,充分利用了计算机自动设计、仿真和测试功能。利用EDA技术对数字集成电路(IC)进行描述、建模和设计,简化了IC电路设计任务。文章通过设计序列检测器,介绍了利用ALTERA公司的QuartusⅡ平台,通过硬件设计语言(VHDL),基于FPGA进行数字电路设计、描述、编译、仿真,定制IC等主要流程,表明了运用EDA技术设计数字电路具有灵活性、可靠性和可扩展性,在硬件设计领域中必将得到很好的应用。 展开更多
关键词 电子设计自动化(EDA) FPGA/CPLD 数字ic Quartus Ⅱ 硬件描述语言(VHDL)
原文传递
CMOS数字集成电路的低功耗设计 被引量：3
16
作者 陈光胜 张旭 沈力为 《集成电路应用》 2021年第7期17-21,共5页
分析表明,便携式智能终端产品的功耗问题日趋显现,尤其耗电提升所产生的热量导致芯片性能下降、甚至电路不工作,降低用户体验,而耗电占比最高的仍是数字逻辑电路芯片。为解决数字逻辑电路的低功耗设计,从系统架构、RTL级、门级等不同设... 分析表明,便携式智能终端产品的功耗问题日趋显现,尤其耗电提升所产生的热量导致芯片性能下降、甚至电路不工作,降低用户体验,而耗电占比最高的仍是数字逻辑电路芯片。为解决数字逻辑电路的低功耗设计,从系统架构、RTL级、门级等不同设计层级进行低功耗设计分析,提出系统性、全面性的低功耗设计理念,解决如何规避数字前端设计人员在设计过程中容易忽略、甚至容易出错的低功耗设计问题,以及有效的利用EDA工具协助低功耗设计、实现、验证及优化。提出低功耗设计的可测性的关键点,进行设计实例分析并得到结论。 展开更多
关键词 集成电路设计 数字集成电路 低功耗设计 可测性 SOC
下载PDF
模拟集成电路测试平台建设 被引量：3
17
作者 蒋和全 《微电子学》 CAS CSCD 北大核心 2004年第4期363-365,共3页
　简述了模拟集成电路(IC)测试平台的概念和特点、国内外模拟IC测试平台的发展动态及差距,对模拟IC测试平台的建设与发展提出了建议。
关键词 模拟集成电路 测试平台 测试软件 测试方法库
下载PDF
一种用于身份识别的非接触式IC卡的设计与研制 被引量：1
18
作者 谭学斌 羊性滋 +1 位作者 葛元庆 曾莹 《微电子学》 CAS CSCD 北大核心 1998年第3期156-159,共4页
设计了一种工作频率为１２５ｋＨｚ，用于身份识别的非接触式ＩＣ卡。分析了系统结构和工作原理，讨论了非接触式ＩＣ卡的“心脏”——卡内芯片的电路结构。最后，简要地介绍了芯片的版图设计、测试结果及其典型应用。
关键词 集成电路卡 数字集成电路 ic卡 设计
下载PDF
逻辑综合在数字IC设计中的应用 被引量：1
19
作者 赵庆哲 王兆勇 《微处理机》 2013年第4期16-18,共3页
随着数字IC的规模和复杂性不断增加,数字IC设计的难度也在加大,为了更好地进行数字IC设计,业界普遍采用了自动化的设计方式,通过应用工具软件,将IC设计的效率极大地提高。主要探讨了在IC设计当中逻辑综合方面的问题。
关键词 数字ic 逻辑综合 ic设计
下载PDF
全扫描结构可测性设计方法的研究
20
作者 祝永明 唐长文 闵昊 《微电子学》 CAS CSCD 北大核心 2002年第3期189-191,194,共4页
探讨了在 Synopsys软件中用全扫描结构实现数字电路可测性设计中遇到的问题及解决方法 ,如扫描结构的基本结构、测试的时序等问题。扫描结构对电路本身的结构有严格的要求 。
关键词 扫描结构 数字电路 可测性设计 微电子
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 6 下一页 到第 页
使用帮助 返回顶部