期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
DSPs实时视频处理中的Cache优化算法研究 被引量:2
1
作者 唐文佳 朱光喜 +1 位作者 王曜 刘瑜 《小型微型计算机系统》 CSCD 北大核心 2005年第4期680-683,共4页
在采用并行超长指令字结构的DSP芯片中,CPU处理速度与片外数据存取速度不匹配的问题,导致了CPU处理延时,限制了DSP系统性能的提升.针对这一问题,根据Cache的结构提出一种适宜于在DSPCPU上进行视频数据处理的数据排列新算法,并且将其成... 在采用并行超长指令字结构的DSP芯片中,CPU处理速度与片外数据存取速度不匹配的问题,导致了CPU处理延时,限制了DSP系统性能的提升.针对这一问题,根据Cache的结构提出一种适宜于在DSPCPU上进行视频数据处理的数据排列新算法,并且将其成功地应用到基于TrimediaPNX1301的MPEG4程序优化工作中.系统编码结果表明,该方法有效地减少了Cachemiss及片外数据存取的时间开销,在同等条件下,采用本算法后系统编码性能提高2帧/秒(CIF格式)左右. 展开更多
关键词 CACHE优化 数据排列算法 MPEG-4视频编码器 DSPs优化
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部