期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种晶态相变电阻补偿的带隙基准电压源的设计
1
作者
潘国昌
李喜
+4 位作者
何璐昌
徐思秋
吴青玉
陈后鹏
宋志棠
《集成电路应用》
2023年第11期18-21,共4页
阐述一种基于晶态相变电阻补偿的带隙基准电压源设计,该设计使用Verilog-A建立晶态相变电阻模型,利用其负温度系数特性作为补偿降低基准电压的温漂系数,并加入PSRR提升电路,优化了基准电路的电源抑制比。设计采用SMIC 40nm CMOS工艺模...
阐述一种基于晶态相变电阻补偿的带隙基准电压源设计,该设计使用Verilog-A建立晶态相变电阻模型,利用其负温度系数特性作为补偿降低基准电压的温漂系数,并加入PSRR提升电路,优化了基准电路的电源抑制比。设计采用SMIC 40nm CMOS工艺模型仿真,结果表明,当电源电压在2.5~5V范围内变化时,基准电压变化仅为65.5μV;工作电压为3.3V,温度范围为-40~85℃时,基准电压的温度系数为4.93ppm/℃;在温度为27℃时,工作电流为9.4μA;低频下电源抑制比为-97dB。
展开更多
关键词
集成电路设计
带隙基准
晶态相变电阻
低功耗
低温漂
下载PDF
职称材料
题名
一种晶态相变电阻补偿的带隙基准电压源的设计
1
作者
潘国昌
李喜
何璐昌
徐思秋
吴青玉
陈后鹏
宋志棠
机构
中国科学技术大学微电子学院
中国科学院上海微系统与信息技术研究所
出处
《集成电路应用》
2023年第11期18-21,共4页
基金
国家自然科学基金(92164302,91964204)
中国科学院先导科技专项(XDB44010200)。
文摘
阐述一种基于晶态相变电阻补偿的带隙基准电压源设计,该设计使用Verilog-A建立晶态相变电阻模型,利用其负温度系数特性作为补偿降低基准电压的温漂系数,并加入PSRR提升电路,优化了基准电路的电源抑制比。设计采用SMIC 40nm CMOS工艺模型仿真,结果表明,当电源电压在2.5~5V范围内变化时,基准电压变化仅为65.5μV;工作电压为3.3V,温度范围为-40~85℃时,基准电压的温度系数为4.93ppm/℃;在温度为27℃时,工作电流为9.4μA;低频下电源抑制比为-97dB。
关键词
集成电路设计
带隙基准
晶态相变电阻
低功耗
低温漂
Keywords
integrated
circuit
design
bandgap
reference
crystalline
phase
change
resistance
low
power
consumption
low
temperature
coefficient
分类号
TN402 [电子电信—微电子学与固体电子学]
TN432
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种晶态相变电阻补偿的带隙基准电压源的设计
潘国昌
李喜
何璐昌
徐思秋
吴青玉
陈后鹏
宋志棠
《集成电路应用》
2023
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
