期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
电容型数字隔离器编解码电路设计
1
作者 孟逸飞 肖知明 +2 位作者 杨君中 杨森 罗锋 《微电子学与计算机》 2023年第12期102-109,共8页
针对电容型数字隔离器在“高速”下的传输可靠性及电流消耗问题,基于台积电(TSMC)180 nm BCD(BipolarCMOSDMOS)工艺设计了一种基于全差分数字隔离器结构的编解码电路.在发送机模块中,输入信号经过施密特触发器进行滤波,三级电流匮乏型... 针对电容型数字隔离器在“高速”下的传输可靠性及电流消耗问题,基于台积电(TSMC)180 nm BCD(BipolarCMOSDMOS)工艺设计了一种基于全差分数字隔离器结构的编解码电路.在发送机模块中,输入信号经过施密特触发器进行滤波,三级电流匮乏型环形振荡器产生载波信号.输入信号通过D触发器与载波信号实现时序同步,之后再与载波信号进行混频,混频信号经过驱动电路差分输出.在接收机模块前端设置了前置放大器对衰减后的混频信号进行放大,由NPN和PNP三极管构成的偏置钳位电路给前置放大器提供共模电压,在前置放大器之后连接电平转换模块.解码电路通过RC时间常数将信号频率转化为电压,通过与参考电压的对比,输出解码信号.过程验证测试(PVT)下仿真结果表明,在供电电压为3.3~5 V范围内,可实现25 Mbps最高传输速率,典型传输时延为11 ns.在1 Mbps及25 Mbps传输速率下动态功耗分别为2.1 mA和2.8 mA.在传输速率10 Mbps下输入由线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)产生的随机码序列,均可准确实现编解码功能.说明此设计具有较强的传输可靠性. 展开更多
关键词 编解码电路 电容隔离 增强型隔离 调制解调 传输时延
下载PDF
一种基于新型片上变压器的数字隔离器设计 被引量:2
2
作者 周国 罗和平 +2 位作者 廖龙忠 陈卓 张力江 《半导体技术》 CAS 北大核心 2022年第8期665-669,共5页
片上变压器是在硅片上制造的空心变压器,具有高耦合系数、低功耗和可集成性,与传统的隔离器相比,基于片上变压器的数字隔离器在功耗、体积、传输速率等方面具有明显优势。通过3D仿真方法研究了片上变压器的几何尺寸对变压器性能参数的影... 片上变压器是在硅片上制造的空心变压器,具有高耦合系数、低功耗和可集成性,与传统的隔离器相比,基于片上变压器的数字隔离器在功耗、体积、传输速率等方面具有明显优势。通过3D仿真方法研究了片上变压器的几何尺寸对变压器性能参数的影响,得到了优化后的片上变压器设计参数。采用自主开发的工艺流程流片,研制了片上变压器样片。同时,介绍了一种与片上变压器相匹配的编解码电路原理和设计方法,研制出磁偶数字隔离器芯片。测试结果表明,磁偶数字隔离器芯片耐压隔离能力超过3500 V,可实现0~40 Mibit/s的低功耗数据隔离传输,延迟时间为20 ns,脉宽失真<3 ns,验证了片上变压器设计的正确性。 展开更多
关键词 3D仿真 片上变压器 磁耦合 数字隔离器 编解码电路
下载PDF
数字音频电压放大器的设计
3
作者 沙占友 王晓君 孟志永 《电声技术》 北大核心 2003年第5期40-43,共4页
首先介绍了两种专用数字音频处理器的性能特点和原理,然后阐述高品质数字音频电压放大器的几种电路设计方案。
关键词 数字音频处理器 性能特点 电压放大器 电路设计 编码电路 解码电路
下载PDF
数字视频编解码电路的特性及应用
4
作者 潘志强 李演仁 《电子元器件应用》 2004年第8期33-34,44,共3页
介绍ANALOG公司生产的实时压缩视频编解码电路ADV611/612的原理、特点及应用。ADV611/612内含SRAM及主处理器接口,其主要理论基础是小波变换、游程编码及哈夫曼编码。
关键词 编解码电路 ADV611/ADV612 数字视频 视频压缩 应用
下载PDF
低压立体声编解码器CS42L50的特性及应用
5
作者 岳云 《电子元器件应用》 2002年第5期51-55,共5页
简要介绍Cirrus Logic公司最新开发的带耳机放大器的低压立体声编解码器CS42L50的主要特点、特性、引脚功能、典型连接电路和应用技术。
关键词 CS42L50 低压 立体声编解码器 集成电路
下载PDF
Improved algorithm for RDO in JPEG2000 encoder and its IC design 被引量:1
6
作者 Xie Xiang Li Cruolin Zhang Chun Zhang Li Wang Zhihua 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2006年第2期430-436,共7页
An improved rate distortion optimization (RDO) algorithm in JPEG2000 is proposed. The proposed algorithm is suitable for integrated circuit (IC) implementation and can reduce 30% computational cost. A hardware arc... An improved rate distortion optimization (RDO) algorithm in JPEG2000 is proposed. The proposed algorithm is suitable for integrated circuit (IC) implementation and can reduce 30% computational cost. A hardware architecture which includes control unit, memory, divider, data converter is also given to implement the algorithm. The circuit based on the improved algorithm is tested on FPGAs and integrated in a JPG2000 chip codec core. 展开更多
关键词 rate distortion optimization JPEG2000 integrated circuit (IC) codec core.
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部