期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
通用图形处理器缓存子系统性能优化方法综述
被引量：
4
1
作者
张军
谢竟成
+3 位作者
沈凡凡
谭海
汪吕蒙
何炎祥
《计算机研究与发展》
EI
CSCD
北大核心
2020年第6期1191-1207,共17页
随着工艺和制程技术的不断发展以及体系架构的日趋完善,通用图形处理器(general purpose graphics processing units,GPGPU)的并行计算能力得到了很大的提升,其在高性能、高吞吐量等通用计算应用场景的使用越来越广泛.GPGPU通过支持大...
随着工艺和制程技术的不断发展以及体系架构的日趋完善,通用图形处理器(general purpose graphics processing units,GPGPU)的并行计算能力得到了很大的提升,其在高性能、高吞吐量等通用计算应用场景的使用越来越广泛.GPGPU通过支持大量线程的并发执行,可以较好地隐藏长延时访存操作,从而获得高并行计算能力.然而,GPGPU在处理计算和访存不规则的应用时,其存储子系统的效率受到很大影响,尤其是片上缓存的争用情况尤为突出,难以及时提供计算操作所需的数据,使得GPGPU的高并行计算能力不能得到充分发挥.解决片上缓存的争用问题、优化缓存子系统的性能,是优化GPGPU性能的主要解决方案之一,也是目前研究GPGPU性能优化的主要热点之一.目前,针对GPGPU缓存子系统的性能优化研究主要集中在线程级并行度(thread level parallelism,TLP)调节、访存顺序调节、数据通量增强、最后一级缓存(last level cache,LLC)优化和基于非易失性存储(non-volatile memory,NVM)的GPGPU缓存新架构设计等5个方面.也从这5个方面重点分析讨论了目前主要的GPGPU缓存子系统性能优化方法,并在最后指出了未来GPGPU缓存子系统优化需要进一步探讨的问题,对GPGPU缓存子系统性能优化的研究有重要意义.
展开更多
关键词
通用图形处理器
缓存子系统
性能优化
延迟隐藏
缓存争用
下载PDF
职称材料
一种基于流水线的指令CACHE优化设计
被引量：
3
2
作者
田芳芳
樊晓桠
+1 位作者
靖朝鹏
靳战鹏
《微电子学与计算机》
CSCD
北大核心
2006年第1期93-96,共4页
在现代微处理器的设计中,CACHE是整个微处理器性能的决定性因素。本文详细介绍了32位RISC微处理器“龙腾”R2中指令CACHE的体系结构,着重研究了其设计和实现问题。为了提高性能,采用了预取技术和流水线技术来优化设计,仿真结果表明得到...
在现代微处理器的设计中,CACHE是整个微处理器性能的决定性因素。本文详细介绍了32位RISC微处理器“龙腾”R2中指令CACHE的体系结构,着重研究了其设计和实现问题。为了提高性能,采用了预取技术和流水线技术来优化设计,仿真结果表明得到了预期的效果。
展开更多
关键词
指令
cache
流水线
存储子系统
下载PDF
职称材料
基于Cadence CHI和IVD VIP的多核SoC系统数据一致性验证
被引量：
1
3
作者
范君健
晁张虎
+3 位作者
杨庆娜
刘琪
朱红
单建旗
《电子技术应用》
2020年第8期72-76,共5页
在多核的SoC系统中,不同的处理器核对内存空间和设备空间进行着大量的数据读写操作,维护Cache一致性面临严峻挑战。集中于控制流方面的验证环境搭建已非常复杂,而包含数据正确性检查的验证由于控制流程复杂、数据量大等问题而更加困难...
在多核的SoC系统中,不同的处理器核对内存空间和设备空间进行着大量的数据读写操作,维护Cache一致性面临严峻挑战。集中于控制流方面的验证环境搭建已非常复杂,而包含数据正确性检查的验证由于控制流程复杂、数据量大等问题而更加困难。针对这一问题,基于Cadence公司提供CHI VIP、AXI VIP和IVD VIP,实现多核环境下的系统级数据一致性验证。搭建的验证平台中采用CHI VIP通过笔者开发的CHI协议转换桥发出访存请求,使用AXI VIP收集到达主存的数据,由IVD VIP对CHI端口的请求数据与AXI端口的访存数据进行实时分析比对,实现在较高抽象层次上的激励产生和响应检查。该验证平台能够在子系统级及系统级进行数据一致性验证,具有验证环境搭建快速和功能点覆盖完备的优点。
展开更多
关键词
cache
一致性
子系统级验证
VIP
模块化验证
下载PDF
职称材料
基于共享Cache划分的电力芯片能耗优化技术
被引量：
3
4
作者
姚浩
黄开天
+1 位作者
余宏洲
王轲
《电力科学与技术学报》
CAS
北大核心
2021年第5期28-34,共7页
提高电力终端芯片工作效率的同时降低其能耗,是优化智能电网系统的研究方向之一。首先针对MPSoC中高速缓存数据的高效管理问题,开展多处理器共享高速缓存划分(CP)技术研究,利用曲线拟合技术对高速缓存建模,通过数学方法求解CP问题;然后...
提高电力终端芯片工作效率的同时降低其能耗,是优化智能电网系统的研究方向之一。首先针对MPSoC中高速缓存数据的高效管理问题,开展多处理器共享高速缓存划分(CP)技术研究,利用曲线拟合技术对高速缓存建模,通过数学方法求解CP问题;然后基于得到的缺失率曲线,根据共享高速缓存的缺失率与子系统能耗之间的数学关系,得出子系统能耗的数学表达;最后结合处理器能耗模型,综合全局求出最优的CP方案。实验验证表明使用求得的CP方法,处理器子系统能耗是进行优化前的子系统能耗的27.9%。
展开更多
关键词
共享高速缓存划分技术
缺失率
曲线拟合
子系统能耗
下载PDF
职称材料
题名
通用图形处理器缓存子系统性能优化方法综述
被引量：
4
1
作者
张军
谢竟成
沈凡凡
谭海
汪吕蒙
何炎祥
机构
东华理工大学江西省放射性地学大数据技术工程实验室
东华理工大学信息工程学院
东华理工大学创新创业学院
武汉大学计算机学院
南京审计大学
出处
《计算机研究与发展》
EI
CSCD
北大核心
2020年第6期1191-1207,共17页
基金
国家自然科学基金项目(61662002,61972293,61902189)
江西省放射性地学大数据技术工程实验室项目(JELRGBDT201905)
江苏省基础研究计划(自然科学基金)项目(BK20180821)。
文摘
随着工艺和制程技术的不断发展以及体系架构的日趋完善,通用图形处理器(general purpose graphics processing units,GPGPU)的并行计算能力得到了很大的提升,其在高性能、高吞吐量等通用计算应用场景的使用越来越广泛.GPGPU通过支持大量线程的并发执行,可以较好地隐藏长延时访存操作,从而获得高并行计算能力.然而,GPGPU在处理计算和访存不规则的应用时,其存储子系统的效率受到很大影响,尤其是片上缓存的争用情况尤为突出,难以及时提供计算操作所需的数据,使得GPGPU的高并行计算能力不能得到充分发挥.解决片上缓存的争用问题、优化缓存子系统的性能,是优化GPGPU性能的主要解决方案之一,也是目前研究GPGPU性能优化的主要热点之一.目前,针对GPGPU缓存子系统的性能优化研究主要集中在线程级并行度(thread level parallelism,TLP)调节、访存顺序调节、数据通量增强、最后一级缓存(last level cache,LLC)优化和基于非易失性存储(non-volatile memory,NVM)的GPGPU缓存新架构设计等5个方面.也从这5个方面重点分析讨论了目前主要的GPGPU缓存子系统性能优化方法,并在最后指出了未来GPGPU缓存子系统优化需要进一步探讨的问题,对GPGPU缓存子系统性能优化的研究有重要意义.
关键词
通用图形处理器
缓存子系统
性能优化
延迟隐藏
缓存争用
Keywords
general
purpose
graphics
processing
units(GPGPU)
cache
subsystem
performance
optimization
latency
hiding
cache
contention
分类号
TP303.1 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
一种基于流水线的指令CACHE优化设计
被引量：
3
2
作者
田芳芳
樊晓桠
靖朝鹏
靳战鹏
机构
西北工业大学航空微电子中心
出处
《微电子学与计算机》
CSCD
北大核心
2006年第1期93-96,共4页
基金
国防"十五"预研基金资助(41308010108)
文摘
在现代微处理器的设计中,CACHE是整个微处理器性能的决定性因素。本文详细介绍了32位RISC微处理器“龙腾”R2中指令CACHE的体系结构,着重研究了其设计和实现问题。为了提高性能,采用了预取技术和流水线技术来优化设计,仿真结果表明得到了预期的效果。
关键词
指令
cache
流水线
存储子系统
Keywords
Instruction
cache
,
Pipeline,
Prefetch,
Memory
subsystem
分类号
TP39 [自动化与计算机技术—计算机应用技术]
下载PDF
职称材料
题名
基于Cadence CHI和IVD VIP的多核SoC系统数据一致性验证
被引量：
1
3
作者
范君健
晁张虎
杨庆娜
刘琪
朱红
单建旗
机构
天津飞腾信息技术有限公司
Cadence
出处
《电子技术应用》
2020年第8期72-76,共5页
文摘
在多核的SoC系统中,不同的处理器核对内存空间和设备空间进行着大量的数据读写操作,维护Cache一致性面临严峻挑战。集中于控制流方面的验证环境搭建已非常复杂,而包含数据正确性检查的验证由于控制流程复杂、数据量大等问题而更加困难。针对这一问题,基于Cadence公司提供CHI VIP、AXI VIP和IVD VIP,实现多核环境下的系统级数据一致性验证。搭建的验证平台中采用CHI VIP通过笔者开发的CHI协议转换桥发出访存请求,使用AXI VIP收集到达主存的数据,由IVD VIP对CHI端口的请求数据与AXI端口的访存数据进行实时分析比对,实现在较高抽象层次上的激励产生和响应检查。该验证平台能够在子系统级及系统级进行数据一致性验证,具有验证环境搭建快速和功能点覆盖完备的优点。
关键词
cache
一致性
子系统级验证
VIP
模块化验证
Keywords
cache
coherence
subsystem
verification
VIP
modular
verification
分类号
TN409 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
基于共享Cache划分的电力芯片能耗优化技术
被引量：
3
4
作者
姚浩
黄开天
余宏洲
王轲
机构
南方电网数字电网研究院有限公司
南方电网科学研究院有限责任公司
浙江大学信息与电子学院
浙江大学电气工程学院
出处
《电力科学与技术学报》
CAS
北大核心
2021年第5期28-34,共7页
基金
国家重点研发计划(2018YFB0904900,2018YFB0904902)。
文摘
提高电力终端芯片工作效率的同时降低其能耗,是优化智能电网系统的研究方向之一。首先针对MPSoC中高速缓存数据的高效管理问题,开展多处理器共享高速缓存划分(CP)技术研究,利用曲线拟合技术对高速缓存建模,通过数学方法求解CP问题;然后基于得到的缺失率曲线,根据共享高速缓存的缺失率与子系统能耗之间的数学关系,得出子系统能耗的数学表达;最后结合处理器能耗模型,综合全局求出最优的CP方案。实验验证表明使用求得的CP方法,处理器子系统能耗是进行优化前的子系统能耗的27.9%。
关键词
共享高速缓存划分技术
缺失率
曲线拟合
子系统能耗
Keywords
cache
partitioning
missing
rate
curve
fitting
subsystem
energy
consumption
分类号
TM763 [电气工程—电力系统及自动化]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
通用图形处理器缓存子系统性能优化方法综述
张军
谢竟成
沈凡凡
谭海
汪吕蒙
何炎祥
《计算机研究与发展》
EI
CSCD
北大核心
2020
4
下载PDF
职称材料
2
一种基于流水线的指令CACHE优化设计
田芳芳
樊晓桠
靖朝鹏
靳战鹏
《微电子学与计算机》
CSCD
北大核心
2006
3
下载PDF
职称材料
3
基于Cadence CHI和IVD VIP的多核SoC系统数据一致性验证
范君健
晁张虎
杨庆娜
刘琪
朱红
单建旗
《电子技术应用》
2020
1
下载PDF
职称材料
4
基于共享Cache划分的电力芯片能耗优化技术
姚浩
黄开天
余宏洲
王轲
《电力科学与技术学报》
CAS
北大核心
2021
3
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
