-
题名基于动态分段的近似加法器研究
- 1
-
-
作者
张晖
项远
费正盼
刘杰
刘红海
-
机构
湖州师范学院信息工程学院
-
出处
《长江信息通信》
2023年第11期68-72,共5页
-
文摘
面临人工智能、大数据等技术发展带来的巨大数据量计算问题,近似计算,特别是近似加法器的设计,成为重要研究方向。通过对加法中进位传播链长度概率的分布,利用加法中进位传播链长度相对于加法自身位宽较短这一特性,结合进位状态的并行性和动态分段的灵活性,提出一种新型的动态分段近似加法器设计方案。通过实验分析和应用验证,进一步说明了所提设计方案的优越性和可行性。
-
关键词
加法器
近似计算
近似加法器
动态分段
-
Keywords
adder
approximate Computing
approximate adder
Dynamic Segmentation
-
分类号
TP332
[自动化与计算机技术—计算机系统结构]
-
-
题名分段式高性能近似加法器设计
- 2
-
-
作者
李凯磊
杨文强
王伦耀
-
机构
宁波大学信息科学与工程学院
-
出处
《宁波大学学报（理工版）》
CAS
2022年第6期9-14,共6页
-
基金
国家自然科学基金(61871242)
浙江省自然科学基金(LY19F040004)。
-
文摘
利用近似加法器输出误差与输出位权重有关的特点,提出了一种分段式近似加法器结构.该近似加法器由三部分组成,权重高部分由精确加法器构成,权重低部分的输出被置为全1,而中间部分由二输入OR门代替全加器.提出的近似加法器与精确行波进位加法器相比,在面积、功耗、功耗延迟积和面积延迟积分别改善了约43%、57%、85%和81%,与已有的近似加法器相比,总体性能也有明显提升.
-
关键词
近似加法器
行波加法器
近似计算
低功耗
-
Keywords
approximate adder
ripple carry adder
approximate calculation
low power
-
分类号
TP331
[自动化与计算机技术—计算机系统结构]
-
-
题名基于误差模型的权重二值神经网络近似加速
被引量：1
- 3
-
-
作者
朱新忠
程利甫
吴有余
林闽佳
胡汝豪
-
机构
上海航天电子技术研究所
清华大学集成电路学院
-
出处
《上海航天（中英文）》
CSCD
2021年第4期25-30,共6页
-
基金
上海市优秀技术带头人计划(19XD1431400)。
-
文摘
针对智能识别系统精确度和硬件复杂度之间的均衡设计问题,提出了一种基于误差统计模型的权重二值神经网络近似加速方法。在提出了一种获得高精度轻量神经网络的权重二值化处理算法基础上,引入近似加法器、消除乘法器以进一步提高能效。最终提出了一种系统级误差统计模型用于系统评估和优化设计,该设计能够分析和预测权重二值神经网络近似加速系统的最终精度。结果表明:该模型可以准确地预测系统精度,与仿真结果对比,相对误差在2.05%~3.07%。该模型预测用于指导相应软硬件的设计优化,可大幅提高设计的迭代速度。
-
关键词
近似计算
近似加法器
高能效计算
统计误差模型
权重二值化神经网络
-
Keywords
approximate computing
approximate adder
high energy-efficiency computing
statistical error model
binarized weight neural network
-
分类号
TN47
[电子电信—微电子学与固体电子学]
TP302.1
[自动化与计算机技术—计算机系统结构]
-
-
题名基于PN序列互相关同步低复杂度实现方法
- 4
-
-
作者
付博炜
李明齐
-
机构
中国科学院上海高等研究院
上海科技大学信息学院
中国科学院大学
-
出处
《计算机仿真》
北大核心
2021年第10期237-240,共4页
-
文摘
针对互相关同步算法实现复杂度高的问题,设计了一种伪随机(PN)码序列和近似加法器的互相关同步实现方法(PNACCS),在现有PN码序列互相关同步方法的基础上,通过使用近似加法器代替部分传统精确加法器,降低了互相关同步实现的复杂度。算法仿真和分析结果显示,与现有的互相关同步算法相比,PNACCS方法在时频同步性能与传统互相关几乎相同的情况下,逻辑资源占用更少,易于实际工程的实现。
-
关键词
时频同步
互相关
伪随机码
近似加法器
现场可编程逻辑门阵列
低信噪比
-
Keywords
Timing and frequency synchronization
Cross-correlation
PN code
approximate adder
FPGA
Low SNR
-
分类号
TP391.9
[自动化与计算机技术—计算机应用技术]
-
-
题名一种混合结构的新型近似加法器
- 5
-
-
作者
王保坤
班恬
-
机构
南京理工大学电子工程与光电技术学院
-
出处
《电子设计工程》
2018年第18期1-5,共5页
-
基金
国家自然科学基金资助项目(61401205)
-
文摘
近似计算是超大规模集成电路(very large scale integration circuit,VLSI)设计与测试的新型设计方式。基于近似的思想,运算电路通过适当地牺牲运算精度来提高容错应用系统的性能。本文提出了一种具有混合结构的新型近似加法器,它可以产生不同精度的运算结果。本文对该加法器利用28纳米的全耗尽绝缘体上硅(fully-depleted silicon-on-insulator,FD-SOI)的工艺技术进行了电路综合。实验结果表明它的平均误差距离(mean error distance)优于其他近似加法器设计。相对于行波进位加法器(ripple carry adder,RCA),该近似加法器的速度比其快1.35倍,功耗也节约了16%。最后,本文通过该近似加法器在DCT/IDCT程序中的运用证明了其实际应用价值。
-
关键词
集成电路技术
近似加法器
容错
DCT/ICT
-
Keywords
integrated circuit technique
approximate adder
fault-tolerance
DCT/IDCT
-
分类号
TN492
[电子电信—微电子学与固体电子学]
-
