千兆以太网通信端口FPGA设计与实现 被引量：11

1

作者 朱保琨 刘广文 《计算机工程与设计》 北大核心 2016年第9期2292-2298,共7页

为解决FPGA千兆以太网硬核媒体访问控制器建置与移植弹性低、整合难度大、特定结构下功能综合化造成资源消耗增加等问题,并达到控制器灵活性高、移植性强、黑箱式核心透明化的目的,提出一种千兆以太网解决方案。在Xilinx FPGA的IP LogiC... 为解决FPGA千兆以太网硬核媒体访问控制器建置与移植弹性低、整合难度大、特定结构下功能综合化造成资源消耗增加等问题,并达到控制器灵活性高、移植性强、黑箱式核心透明化的目的,提出一种千兆以太网解决方案。在Xilinx FPGA的IP LogiCORE物理接口收发器的基础上,通过逻辑设计实现MAC控制器,融入抓包功能,保证新型千兆以太网通信端口问题定位准确、高效、可控性好、透明度高、资源用量小、适应性强。通过实例对该方案进行仿真分析,分析结果验证了逻辑MAC控制器的可行性和有效性。 展开更多

关键词 千兆以太网 xilinx fpga 逻辑MAC控制器 抓包 串行吉比特媒体独立接口

下载PDF 职称材料

单尺度Retinex图像增强算法在Xilinx FPGA上的高性能实现 被引量：4

2

作者 任梦洁 石胜斌 《火炮发射与控制学报》 北大核心 2018年第4期44-49,共6页

为了满足弹载电视成像系统实时处理的要求,构建了一种基于Xilinx FPGA的弹载电视成像系统,在此基础上实现了单尺度Retinex图像增强算法模块的设计与应用。该系统采用Xilinx公司的Zedboard开发板构建弹载电视成像系统的处理框架,利用Viva... 为了满足弹载电视成像系统实时处理的要求,构建了一种基于Xilinx FPGA的弹载电视成像系统,在此基础上实现了单尺度Retinex图像增强算法模块的设计与应用。该系统采用Xilinx公司的Zedboard开发板构建弹载电视成像系统的处理框架,利用Vivado HLS工具将C语言实现设计的代码转化为相应的RTL代码,实现了单尺度Retinex算法IP核的并行设计。为了验证系统的可靠性和实时性,进行了静态和动态实验验证。结果表明,该系统在保证了视频图像增强效果的前提下,大大提升了单尺度Retinex图像增强算法的实时性,满足弹载电视成像系统的要求。 展开更多

关键词 xilinx fpga VIVADO HLS 单尺度Retinex算法 弹载电视成像

下载PDF 职称材料

基于FPGA的DES加密算法实现 被引量：4

3

作者 戈勇 李华 宁永成 《电子科技》 2013年第7期172-176,共5页

在分析DES加密算法的基础上,利用流水线技术和分时复用技术,设计了两种流水线结构和复用结构的DES加密算法电路,功能仿真正确,并以Xilinx FPGA为实现基础,结合纯组合逻辑结构,分析对比上述几种方案在速度和资源方面的优劣。其中最快一... 在分析DES加密算法的基础上,利用流水线技术和分时复用技术,设计了两种流水线结构和复用结构的DES加密算法电路,功能仿真正确,并以Xilinx FPGA为实现基础,结合纯组合逻辑结构,分析对比上述几种方案在速度和资源方面的优劣。其中最快一种实现方案最高时钟频率可达139 MHz,加密速度达到8.9 Gbit.s-1。 展开更多

关键词 DES 流水线 分时复用 xilinx fpga

下载PDF 职称材料

基于AXI总线高效能DDR3控制器IP软核的硬件实现 被引量：2

4

作者 陈宏铭 钟昌瑾 《中国集成电路》 2015年第12期38-42,64,共6页

DDR3 SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的So C系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应... DDR3 SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的So C系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上,设计出DDR3控制器IP软核的整体架构,并使用Verilog HDL语言完成DDR3控制器IP软核。在分析了40nm DDR3 PHY测试芯片的基本性能的基础上,设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台,针对设计的具体功能进行仿真验证,并在Xilinx XC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读/写操作控制。在EDA仿真环境下,DDR3控制器IP软核的总线利用率达到66.6%。 展开更多

关键词 DDR3内存 AXI总线 JEDEC标准 xilinx fpga

下载PDF 职称材料

一种异步电路设计的FPGA全流程验证方法 被引量：1

5

作者 王康 黄乐天 李广军 《微电子学与计算机》 CSCD 北大核心 2014年第5期184-187,共4页

以往异步电路在FPGA上的设计验证采用HDL设计的Muller门搭建电路,在实现时需要手动布局布线来完成时序约束,设计繁琐复杂.对此完善了异步电路设计平台Balsa与FPGA设计工具相结合的设计验证流程,采用四相双轨延迟不敏感的握手协议,避免... 以往异步电路在FPGA上的设计验证采用HDL设计的Muller门搭建电路,在实现时需要手动布局布线来完成时序约束,设计繁琐复杂.对此完善了异步电路设计平台Balsa与FPGA设计工具相结合的设计验证流程,采用四相双轨延迟不敏感的握手协议,避免了手动布局布线的繁琐步骤.同时,在不同FPGA平台间具有良好的可移植性.重点设计了遵循异步握手协议的输入电路,完成了行为级到板级的全流程设计及验证. 展开更多

关键词 Balsa 异步电路 Booth乘法器 xilinx fpga

下载PDF 职称材料

用HLS技术与BP神经网络实现的手语识别系统 被引量：2

6

作者 马景 陈向东 《单片机与嵌入式系统应用》 2019年第9期14-17,共4页

提出一种通过HLS(High Level Synthesis,高层次综合)技术快速将BP神经网络硬件化的方法,并结合曲度传感器和惯性测量单元设计了一套识别率较高的手语识别系统。利用HLS技术将用于识别的BP神经网络实现于XilinxZynq全可编程SoC的PL(可编... 提出一种通过HLS(High Level Synthesis,高层次综合)技术快速将BP神经网络硬件化的方法,并结合曲度传感器和惯性测量单元设计了一套识别率较高的手语识别系统。利用HLS技术将用于识别的BP神经网络实现于XilinxZynq全可编程SoC的PL(可编程逻辑)端,并在资源和时序上做出优化。实验结果表明,使用HLS技术设计的手语识别系统能够在更高的抽象层面完成算法设计和实现,在FPGA中可以高效地实现BP神经网络,相较于传统的RTL设计而言,设计周期大大缩短,系统对10种手语的识别情况达到了理论准确率的水平。 展开更多

关键词 BP神经网络 手语识别 Zynq xilinxfpga VivadoHLS

下载PDF 职称材料

基于Xilinx FPGA的电力谐波检测的设计 被引量：2

7

作者 刘维亮 江修 《电测与仪表》 北大核心 2010年第8期65-68,共4页

凭借FPGA可并行计算的优势,FPGA已成为实现DSP的主流平台之一。Xilinx公司推出了专门针对实现DSP的设计软件——System Generator。本文采用该软件,提出了一种针对Xilinx FPGA实现谐波检测的模块化的设计方法,并在Spartan3A DSP开发平... 凭借FPGA可并行计算的优势,FPGA已成为实现DSP的主流平台之一。Xilinx公司推出了专门针对实现DSP的设计软件——System Generator。本文采用该软件,提出了一种针对Xilinx FPGA实现谐波检测的模块化的设计方法,并在Spartan3A DSP开发平台上进行了硬件联合仿真验证。 展开更多

关键词 DSP xilinxfpga FFT 谐波

下载PDF 职称材料

子系统的动态重构 被引量：1

8

作者 黄海鹰 黄华 《微处理机》 1999年第1期43-44,48,共3页

本文主要讨论了动态重构特性及其发展现状 ,介绍了利用 Xilinx XC62 0

关键词 fpga XC6200 动态重构 可编程逻辑器件

下载PDF 职称材料

一种基于Xilinx FPGA的串口在线升级方法

9

作者 吴海龙 《单片机与嵌入式系统应用》 2023年第8期50-52,56,共4页

在整机系统的复杂条件下,针对使用JATG仿真器对FPGA进行固件升级方式在工程应用上实现困难的问题,提出了一种基于Xilinx FPGA的串口在线升级方法,利用MultiBoot功能将FLASH分为Golden Image区和Update Image区,Golden Image区存储引导固... 在整机系统的复杂条件下,针对使用JATG仿真器对FPGA进行固件升级方式在工程应用上实现困难的问题,提出了一种基于Xilinx FPGA的串口在线升级方法,利用MultiBoot功能将FLASH分为Golden Image区和Update Image区,Golden Image区存储引导固件,Update Image区存储工程应用固件。实验结果表明,对Update Image进行升级时,串口速率的识别误差小于等于1.408%,具有较强的波特率自适应能力,能够适用于非常规波特率的应用场景。 展开更多

关键词 串口升级 fpga 自适应速率 MICROBLAZE APB总线

下载PDF 职称材料

紫外光语音通信中WM8731的控制与应用

10

作者 巩稼民 张正军 +3 位作者 邢仁平 徐嘉驰 王贝贝 柳华勃 《光通信技术》 北大核心 2016年第1期15-18,共4页

简单介绍了紫外光语音通信系统的组成和相关关键技术,论述了芯片WM8731在紫外光语音通信系统中的应用,提出了语音存储、语音数据格式设定和语音传输控制等关键问题的解决方案。使用Verilog HDL语言在ISE13.1中实现语音信号的传输控制,... 简单介绍了紫外光语音通信系统的组成和相关关键技术,论述了芯片WM8731在紫外光语音通信系统中的应用,提出了语音存储、语音数据格式设定和语音传输控制等关键问题的解决方案。使用Verilog HDL语言在ISE13.1中实现语音信号的传输控制,并通过ModelSim仿真软件进行时序验证以检验芯片配置是否满足设计要求。 展开更多

关键词 xilinxfpga WM8731音频编解码芯片 紫外光语音通信系统

下载PDF 职称材料

多XilinxFPGA互连模块的实现

11

作者 徐潮 黄立波 +1 位作者 王玉姣 张民选 《计算机科学与技术汇刊（中英文版）》 2015年第3期44-49,共6页

随着工艺技术的进步,单颗芯片上集成的晶体管的数量已经超过十亿.为了对大规模芯片设计进行验证,搭载多颗千万门级FPGA的验证平台已经成为一种必然趋势.然而,在逻辑资源急速增加的情况下,FPGA的I/O端口数量却没有相应增加,使得I/O端口... 随着工艺技术的进步,单颗芯片上集成的晶体管的数量已经超过十亿.为了对大规模芯片设计进行验证,搭载多颗千万门级FPGA的验证平台已经成为一种必然趋势.然而,在逻辑资源急速增加的情况下,FPGA的I/O端口数量却没有相应增加,使得I/O端口数量成为多FPGA原型验证系统的瓶颈.为了解决这个问题,时分复用技术（TDM：Time-Division-multiplexing）被广泛采纳.基于XilinxVirtex-7XC7V2000TFLG1925FPGA,本文在2颗以及4颗FPGA互连平台上实现了多FPGA时分复用互连模块,利用约100个数据传输通道满足了多达数十倍信号数量的通信需求.通过Xilinx的集成设计环境VIVADO软件综合后的功能测试、实现后的功能和时序测试以及在互连平台上的真实测试证明,本文所实现的多XilinxFPGA互连模块能够正确高效工作.本文工作为后续更多颗的FPGA之间的互连以及在上面实现各种高速互连协议奠定了基础. 展开更多

关键词 赛灵思现场可编程门阵列 时分复用技术 低压差分信号传输 硬件描述语言 集成设计环境

下载PDF 职称材料

基于MicroBlaze的FPGA重配置系统设计 被引量：2

12

作者 李炜 《科学技术与工程》 2007年第23期6190-6192,共3页

介绍了Xilinx FPGA的配置模式和配置原理,提出一种基于MicroBlaze软核处理器的FPGA重配置系统设计方案。该方案灵活简便,具有很高的应用价值。

关键词 xilinx fpga MicroBlaze微处理器 重配置

下载PDF 职称材料