期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
基于改进型选择进位加法器的32位浮点乘法器设计 被引量:4
1
作者 刘容 赵洪深 李晓今 《现代电子技术》 2013年第16期133-136,共4页
在修正型Booth算法和Wallace树结构以及选择进位加法器的基础上,提出了一种新型32位单精度浮点乘法器结构。该新型结构通过截断选择进位加法器进位链,缩短了关键路径延时。传统选择进位加法器每一级加法器的进位选择来自上级的进位输出... 在修正型Booth算法和Wallace树结构以及选择进位加法器的基础上,提出了一种新型32位单精度浮点乘法器结构。该新型结构通过截断选择进位加法器进位链,缩短了关键路径延时。传统选择进位加法器每一级加法器的进位选择来自上级的进位输出。提出的结构可以提前计算出尾数第16位的结果,它与Wallace树输出的相关位比较就可得出来自前一位的进位情况进而快速得到进位选择。在Altera的EP2C70F896C6器件上,基于该结构实现了一个支持IEEE754浮点标准的4级流水线浮点乘法器,时序仿真表明,该方法将传统浮点乘法器结构关键路径延时由6.4 ns减小到5.9 ns。 展开更多
关键词 修正Booth算法 wallace树结构 选择进位加法器 浮点乘法器
下载PDF
FPGA中单精度浮点乘法器的实现
2
作者 丁东 《中国科技信息》 2012年第7期108-108,116,共2页
设计了一个基于FPAG的单精度浮点乘法器,利用了Booth-2算法编码运算,并使用了Wallace树结构完成部分积的累加,并且考虑了浮点数特殊值的处理。乘法器在Xilinx ISE 9.1中进行了综合与仿真,在modelsim中验证了乘法器的正确性。
关键词 单精度浮点数 Booth-2算法 wallace树结构 压缩器
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部