一种高性能可重构深度卷积神经网络加速器 被引量：6

1

作者 乔瑞秀 陈刚 +1 位作者 龚国良 鲁华祥 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2019年第3期130-139,共10页

由于深度卷积神经网络的卷积层通道规模及卷积核尺寸多样,现有加速器面对这些多样性很难实现高效计算。为此,基于生物脑神经元机制提出了一种深度卷积神经网络加速器。该加速器拥有类脑神经元电路的多种分簇方式及链路组织方式,可以应... 由于深度卷积神经网络的卷积层通道规模及卷积核尺寸多样,现有加速器面对这些多样性很难实现高效计算。为此,基于生物脑神经元机制提出了一种深度卷积神经网络加速器。该加速器拥有类脑神经元电路的多种分簇方式及链路组织方式,可以应对不同通道规模。设计了3种卷积计算映射,可以应对不同卷积核大小;实现了局部存储区数据的高效复用,可大量减少数据搬移,提高了计算性能。分别以目标分类和目标检测网络进行测试,该加速器的计算性能分别达498.6×10^9次/秒和571.3×10^9次/秒;能效分别为582.0×10^9次/(秒·瓦)和651.7×10^9次/(秒·瓦)。 展开更多

关键词 深度神经网络 加速器 可重构结构 高性能 超大规模集成电路

下载PDF 职称材料

面向星载应用的图像压缩专用芯片研制 被引量：1

2

作者 程子敬 周孝宽 姜宏旭 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2003年第2期151-155,共5页

以高数据吞吐量和低系统结构复杂性为优化目标 ,根据图像传感器输出特点 ,综合应用双缓存、数据流驱动、并行处理与流水线设计、同步电路设计等多项关键技术 ,设计了具有数据处理速度和超大规模集成电路VLSI(VeryLargeScaleIntegrated)... 以高数据吞吐量和低系统结构复杂性为优化目标 ,根据图像传感器输出特点 ,综合应用双缓存、数据流驱动、并行处理与流水线设计、同步电路设计等多项关键技术 ,设计了具有数据处理速度和超大规模集成电路VLSI(VeryLargeScaleIntegrated)结构复杂性最佳匹配的空间域重采样压缩算法VLSI结构 ,该结构的压缩性能仅与图像宽度相关 ,与图像传感器输出时序无关 ,既可以采用外部时钟 ,又可使用与图像传感器相同的时钟源 ,在这 2种情况下 ,都能够保证在无限长时间内 ,在连续工作状态下 ,每个时钟周期实时处理一个图像数据 .实践证明 ,基于该VLSI结构的压缩专用芯片 ,处理速度快 ,功耗低 。 展开更多

关键词 图像压缩专用芯片 遥感成像 图像编码 并行处理 超大规模集成电路 星载设备 卫星

下载PDF 职称材料

MPEG-4运动补偿的VLSI结构设计 被引量：2

3

作者 刘龙 韩崇昭 王占辉 《通信学报》 EI CSCD 北大核心 2005年第11期117-124,共8页

针对MPEG-4解码中运动补偿控制复杂、数据吞吐量大、实现较困难,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。此方案已经在Xilinx ISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了... 针对MPEG-4解码中运动补偿控制复杂、数据吞吐量大、实现较困难,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。此方案已经在Xilinx ISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证。仿真和综合结果表明, 设计的运动补偿处理器逻辑功能完全正确,而且可以满足MPEG-4 Core Profiles & Level2的实时编码要求,可用于MPEG-4的VLSI实现。 展开更多

关键词 超大规模集成电路 MPEG-4 运动补偿

下载PDF 职称材料

对角存储的JPEG2000二维小波正/反变换VLSI体系设计 被引量：1

4

作者 秦兴 严晓浪 杨崇鹏 《光电工程》 EI CAS CSCD 北大核心 2005年第3期85-88,共4页

为提高 JPEG2000 小波变换的数据吞吐能力,提出了一个新的基于用行列模式二维小波正/反变换 VLSI 体系。在此体系中,块存储器以对角存储的方式被划分为八块双口 SRAM,一维离散小波运算单元采用流水线技术设计。此体系可支持 JPEG2000 5... 为提高 JPEG2000 小波变换的数据吞吐能力,提出了一个新的基于用行列模式二维小波正/反变换 VLSI 体系。在此体系中,块存储器以对角存储的方式被划分为八块双口 SRAM,一维离散小波运算单元采用流水线技术设计。此体系可支持 JPEG2000 5/3 和 9/7 两种小波,并且可以节省熵编码所需的码块存储器。设计的一维离散小波运算单元,可以在一个周期内处理四个像素的数据。经测试,此设计工作在 20MHZ 频率下,外加数据缓存时,完成一张 512×512×8 比特的灰白图像“lenna”的三级小波分解需要 13.31ms,不加数据缓存,需要 16.6ms。 展开更多

关键词 对角存储 二维离散小波变换 /PEG2000 超大规模集成电路

下载PDF 职称材料

集成电路设计、验证、测试系统的研究 被引量：1

5

作者 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 1995年第1期119-127,共9页

本文对“ＬＳＩ／ＶＬＳＩ设计、验证、测试系统”进行了理论总结．文中分别阐述了该系统中的设计子系统、验证子系统和测试子系统，以及它们所包含的软件概况和主要技术成果．

关键词 VLSI 集成电路 LSI 设计 验证 测试

下载PDF 职称材料

基于Catapult C工具递归型滤波器设计和算法优化 被引量：1

6

作者 叶海雄 陶宁蓉 王世明 《电子设计工程》 2017年第22期10-14,共5页

使用高层次综合方法设计超大规模集成电路是一项前瞻性的工作。其设计理念旨在保证电路性能的前提下,缩短电路开发周期,让产品更早投入到市场。然而针对高层次综合工具面对算法转换时编译能力存在局限的问题,本文以信号处理中递归型滤... 使用高层次综合方法设计超大规模集成电路是一项前瞻性的工作。其设计理念旨在保证电路性能的前提下,缩短电路开发周期,让产品更早投入到市场。然而针对高层次综合工具面对算法转换时编译能力存在局限的问题,本文以信号处理中递归型滤波器为例,针对滤波器功耗的问题,通过分析滤波算法转换以及评估高层次综合工具对滤波器的影响。实验结果表明,采用算法转换及优化的方法,能使电路面积减少58%,能耗降低25%,达到低碳化、节能环保的电路设计要求。 展开更多

关键词 高层次综合 集成电路 信号处理 递归型滤波器 面积 能耗

下载PDF 职称材料

八角形斯坦纳树问题的文化基因算法 被引量：1

7

作者 叶福玲 朱伟大 +1 位作者 徐赛娟 刘耿耿 《福州大学学报（自然科学版）》 CAS 北大核心 2019年第6期728-733,共6页

针对多端线网互连问题,提出以超大规模集成电路物理设计中布线阶段应用较多的斯坦纳树为切入点,采用一种基于种群的全局搜索和基于个体的局部启发式搜索相结合的文化基因算法,对八角形斯坦纳树的结构进行优化,从而进一步缩减线长.使用P... 针对多端线网互连问题,提出以超大规模集成电路物理设计中布线阶段应用较多的斯坦纳树为切入点,采用一种基于种群的全局搜索和基于个体的局部启发式搜索相结合的文化基因算法,对八角形斯坦纳树的结构进行优化,从而进一步缩减线长.使用Prim算法预处理取得初始种群,并重新修改了原本的文化基因的编码以及相关操作,以便可以处理八角形斯坦纳树构建这一离散问题,利用八角形结构,使其能在全局范围内,快速收敛并全局寻优.实验结果表明,所提算法能获得较好拓扑的八角形斯坦纳树,快速得到多端线网最优或者较优的布线结果,缩减布线的线长. 展开更多

关键词 文化基因算法 斯坦纳树 超大规模集成电路 布线

下载PDF 职称材料

集成电路CAD双向系统的研究

8

作者 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 1995年第1期112-118,共7页

本文是上海交通大学“大规模集成电路ＣＡＤ双向系统”的理论总结．文中分别阐述了“双向系统”的正向设计子系统和逆向识别子系统，它们所包含的软件概况及主要技术成果．

关键词 VLSI 集成电路 LSI 双向系统 CAD

下载PDF 职称材料

模拟三维MOSFET的集成系统

9

作者 张玉明 张义门 《西安电子科技大学学报》 EI CAS CSCD 北大核心 1994年第4期426-433,共8页

文章介绍了一个基于ＳＵＮ４工作站上新的ＭＯＳ器件的三维模拟集成系统ＸＤＭＯＳ－３Ｓ的基本理论。重点阐述了方程的离散化方法、数值算法、与ＳＵＰＥＲＭⅢ的接口以及其良好的图形显示界面。ＸＤＭＯＳ－３Ｓ是一个从工艺模拟到器... 文章介绍了一个基于ＳＵＮ４工作站上新的ＭＯＳ器件的三维模拟集成系统ＸＤＭＯＳ－３Ｓ的基本理论。重点阐述了方程的离散化方法、数值算法、与ＳＵＰＥＲＭⅢ的接口以及其良好的图形显示界面。ＸＤＭＯＳ－３Ｓ是一个从工艺模拟到器件特性输出为一体的适合ＭＯＳ器件在整个有效域的各种特性的实用模拟软件。 展开更多

关键词 MOSFET 集成电路 模拟 三维

下载PDF 职称材料

MPEG-4视频编码器纹理填充模块的VLSI结构设计

10

作者 洪泽宏 王占辉 《海军工程大学学报》 CAS 北大核心 2006年第2期77-82,共6页

研究了MPEG-4纹理填充算法的特点,设计了纹理填充硬件实现的VLSI结构.在Xilinx ISE6.1i集成开发环境下,采用VHDL对该结构进行了描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证.仿真和综合结果表明,所设计的VLSI处理器,逻辑功能... 研究了MPEG-4纹理填充算法的特点,设计了纹理填充硬件实现的VLSI结构.在Xilinx ISE6.1i集成开发环境下,采用VHDL对该结构进行了描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证.仿真和综合结果表明,所设计的VLSI处理器,逻辑功能完全正确,而且可以满足MPEG-4 Core Profiles&Level2的实时编码要求,可用于MPEG-4的VLSI实现. 展开更多

关键词 超大规模集成电路 MPEG-4 纹理填充

下载PDF 职称材料

热效应布局下的缓冲器插入时序优化方法

11

作者 王新胜 韩良 喻明艳 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2015年第10期1813-1820,共8页

随着集成电路的集成度越来越高，芯片的发热量越来越大且其内部温度呈不均匀分布，这会影响关键路径的传播延时，进而影响基于缓冲器插入的关键路径性能．提出了一种考虑芯片热效应布局优化的缓冲器插入时序优化方法，在版图设计的早期... 随着集成电路的集成度越来越高，芯片的发热量越来越大且其内部温度呈不均匀分布，这会影响关键路径的传播延时，进而影响基于缓冲器插入的关键路径性能．提出了一种考虑芯片热效应布局优化的缓冲器插入时序优化方法，在版图设计的早期估计芯片的热分布和温度分布并且把其应用到版图布局优化和RC延时模型中．同时利用模拟退火算法基于热分布调整并优化布局，最后在最优布局下利用提出的缓冲器插入模型和快速插入算法进行时序优化．仿真结果表明相对于不考虑温度效应布局优化的缓冲器插入方法，缓冲器插入延时优化方法能有效降低最坏延时和缓冲器插入数目，最坏延时比传统方法降低9％～18％，比文献已经提出的最好方法降低5％～7％，缓冲器插入数比其少10～20个． 展开更多

关键词 大规模集成电路 布局规划 缓冲器插入 互连线 模拟退火算法

下载PDF 职称材料

MPEG-4视频编码器MacroBlockIP模块的VLSI结构设计

12

作者 刘大明 王占辉 《电子器件》 EI CAS 2006年第4期1158-1163,共6页

设计了MPEG-4视频编码器中用于处理纹理部分的模块-MacroBlockIP模块。它主要由重复填充、运动补偿、纹理填充、二维DCT/IDCT、量化/反量化和DC/AC预测六个部分组成。文中的方案在Xilinx ISE6.1i集成开发环境下用VHDL语言进行描述,并使... 设计了MPEG-4视频编码器中用于处理纹理部分的模块-MacroBlockIP模块。它主要由重复填充、运动补偿、纹理填充、二维DCT/IDCT、量化/反量化和DC/AC预测六个部分组成。文中的方案在Xilinx ISE6.1i集成开发环境下用VHDL语言进行描述,并使用电子设计自动化(EDA)工具进行了模拟和验证。试验结果表明,所设计的MacroBlockIP模块逻辑功能正确,满足MPEG-4 Core Profiles&Level2的实时编码要求,可用于MPEG-4视频编码器的VLSI实现。 展开更多

关键词 MPEG-4 超大规模集成电路 视频编码器

下载PDF 职称材料

基于CORDIC改进算法的高速DDS电路设计 被引量：19

13

作者 姚亚峰 付东兵 杨晓非 《华中科技大学学报（自然科学版）》 EI CAS CSCD 北大核心 2009年第2期25-27,56,共4页

实现了一种改进的CORDIC算法,其迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,提高了CORDIC算法的运行速度,并且基于这种改进的CORDIC算法和并行流水结构,完成了一... 实现了一种改进的CORDIC算法,其迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,提高了CORDIC算法的运行速度,并且基于这种改进的CORDIC算法和并行流水结构,完成了一种高速直接数字频率合成(DDS)数字核心电路设计.该电路在Jazz公司0.35μm工艺(ri35sy101库)条件下达到1 GHz的工作频率,具有参数灵活可调特征,可作为IP应用于AD9858和AD9910等高端DDS芯片. 展开更多

关键词 电路设计 直接数字频率合成 超大规模集成电路 角度旋转 CORDIC算法

原文传递

MPEG-2运动补偿的VLSI设计 被引量：4

14

作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第7期903-906,共4页

基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA... 基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的 展开更多

关键词 运动补偿 MPEG-2 设计 运动图像压缩 VLSI

下载PDF 职称材料

MPEG-2视频反量化和IDCT的VLSI设计 被引量：6

15

作者 惠新标 叶楠 郑志航 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第2期193-196,共4页

反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并... 反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并通过模拟得以验证．采用全硬件实现的方法，并针对性地提出了相应的硬件电路结构设计，减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ ＭＬ视频较大的数据量，达到了实时解码的目的． 展开更多

关键词 MPEG-2 反量化 视频信号 VLSI IDCT 设计

下载PDF 职称材料

MPEG-2视频变长码解码VLSI设计 被引量：3

16

作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1111-1113,共3页

提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ Ｍ... 提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ ＭＰ＠ ＭＬ的实时解码，并为更复杂的应用提供了扩展的余地． 展开更多

关键词 MPEG-2 变长解码 视频解码 VLSI 设计

下载PDF 职称材料

低功耗全流水线JPEG-LS无损图像编码器的VLSI设计 被引量：6

17

作者 李晓雯 陈新凯 +1 位作者 李国林 王志华 《清华大学学报（自然科学版）》 EI CAS CSCD 北大核心 2007年第10期1654-1657,共4页

针对JPEG无损/准无损图像压缩标准(JPEG-LS)本身不利于并行计算和低功耗应用的问题,提出了一种JPEG-LS无损图像编码器的超大规模集成电路(VLSI)实现结构。它从功能上分为4部分:模式判别模块;时钟控制器;3条并行流水线;两级数据聚合器。... 针对JPEG无损/准无损图像压缩标准(JPEG-LS)本身不利于并行计算和低功耗应用的问题,提出了一种JPEG-LS无损图像编码器的超大规模集成电路(VLSI)实现结构。它从功能上分为4部分:模式判别模块;时钟控制器;3条并行流水线;两级数据聚合器。这些模块以全流水线结构组织运算,能够达到实时图像处理的目的。4时钟域交叉并存,并包含专用时钟控制器的时钟管理机制,既保证瓶颈运算的进行,又能及时关断空闲模块的时钟,该措施使平均功耗降低了15.7%。该文提出的JPEG-LS编码器具有低功耗、高速图像处理的特征,已被应用于无线内窥镜系统。 展开更多

关键词 超大规模集成电路 图像编码器 JPEG—LS 全流水结构 时钟管理

原文传递

多级离散小波变换的高效超大规模集成架构 被引量：7

18

作者 张盼 张为 《光学学报》 EI CAS CSCD 北大核心 2019年第4期153-160,共8页

设计了一种单时钟域内低级展开、高级折叠的多级离散小波变换架构;采用横向三输入扫描方式,基于9/7离散小波变换提升算法,设计第1级离散小波变换模块;根据第2级离散小波变换的时钟周期与有效输入数据之比,设计半折叠的第2级离散小波变... 设计了一种单时钟域内低级展开、高级折叠的多级离散小波变换架构;采用横向三输入扫描方式,基于9/7离散小波变换提升算法,设计第1级离散小波变换模块;根据第2级离散小波变换的时钟周期与有效输入数据之比,设计半折叠的第2级离散小波变换模块;将第3级及更高级的离散小波变换的架构折叠到第2级离散小波变换架构上,从而降低了硬件资源的消耗。结果表明:对于大小为512 pixel×512 pixel的经3级离散小波变换处理的输入图像,所提架构的硬件效率比其他现有架构提高了57.1%以上。 展开更多

关键词 图像处理 超大规模集成电路 内部折叠 小波变换 片外存储

原文传递

集成电路局部缺陷模型及其相关的功能成品率分析 被引量：4

19

作者 赵天绪 郝跃 《微电子学》 CAS CSCD 北大核心 2001年第2期138-142,共5页

大规模集成电路 (VLSI)使亚微米特征尺寸的大面积集成电路制造以及集成数百万个器件在一芯片上成为可能。然而 ,缺陷的存在致使电路版图的拓扑结构发生变化 ,产生 IC电路连接错误 ,导致电路丧失功能 ,从而影响 IC的成品率 ,特别是功能... 大规模集成电路 (VLSI)使亚微米特征尺寸的大面积集成电路制造以及集成数百万个器件在一芯片上成为可能。然而 ,缺陷的存在致使电路版图的拓扑结构发生变化 ,产生 IC电路连接错误 ,导致电路丧失功能 ,从而影响 IC的成品率 ,特别是功能成品率。文章主要对缺陷的轮廓模型、空间分布模型和粒径分布模型作了介绍 ;对集成电路成品率的损失机理作了详细论述。最后 。 展开更多

关键词 集成电路 功能成品率 缺陷模型 VLSI

下载PDF 职称材料

基于VHDL语言实现FPGA设计 被引量：2

20

作者 田源 《火控雷达技术》 2004年第1期58-60,共3页

介绍采用 VHDL语言在现场可编程门阵列器件 ( FPGA)上实现通用芯片 82 5 5的设计 ,并简要介绍 82 5 5的结构 ,给出 VHDL语言设计程序。

关键词 VHDL语言 FPGA 设计 现场可编程门阵列器件 通用芯片

下载PDF 职称材料