基于FPGA控制的步进电机驱动设计 被引量：10

1

作者 王美川 王紫婷 《电子测量技术》 2008年第6期184-187,共4页

随着微控制器技术的快速发展,特别是高性能可编程逻辑器件的出现,促进了步进电机控制技术的发展,使得步进电机驱动系统集成化设计的实现成为可能。本文根据设计要求进行了四相步进电机驱动系统的芯片选择和硬件电路设计,以FPGA为核心器... 随着微控制器技术的快速发展,特别是高性能可编程逻辑器件的出现,促进了步进电机控制技术的发展,使得步进电机驱动系统集成化设计的实现成为可能。本文根据设计要求进行了四相步进电机驱动系统的芯片选择和硬件电路设计,以FPGA为核心器件,集成了驱动和控制部分,大大简化了逻辑控制电路。设计过程采用模块化设计方法,用VHDL硬件描述语言对电路进行描述,采用Altera的QuartusII集成化工具进行了综合和布局布线,仿真,充分利用FPGA芯片的资源,优化程序,提高模块的工作频率,提高芯片的控制精度。文中对整个系统的架构及硬件电路和软件的实现都做了详细的介绍,最后通过仿真和实验分析验证了此控制方案的可行性。 展开更多

关键词 步进电机 EDA FPGA VHDL

下载PDF 职称材料

RS码译码器的VLSI设计 被引量：5

2

作者 方立 吕昕 邓次平 《兵工学报》 EI CAS CSCD 北大核心 2002年第3期422-425,共4页

本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。

关键词 RS码译码器 VLSI设计 极高速集成电路硬件描述语言 现场可编程逻辑阵列

下载PDF 职称材料

EDA技术及应用 被引量：7

3

作者 谭会生 《株洲工学院学报》 2001年第5期60-62,共3页

EDA技术发展迅速、使用广泛 ,但在我国尚处于初级应用阶段、有必要大力普及。文章从教学和实用的角度探讨并阐述了EDA技术的主要内容 :可编程逻辑器件 ;硬件描述语言 ;开发软件工具 ;实验开发系统。并在此基础上 ,给出了EDA的开发应用... EDA技术发展迅速、使用广泛 ,但在我国尚处于初级应用阶段、有必要大力普及。文章从教学和实用的角度探讨并阐述了EDA技术的主要内容 :可编程逻辑器件 ;硬件描述语言 ;开发软件工具 ;实验开发系统。并在此基础上 ,给出了EDA的开发应用实例。 展开更多

关键词 EDA技术 VHDL 开发软件 实验开发系统 中国 集成电路 电子设计自动化 可编程逻辑器件

下载PDF 职称材料

基于USB2.0总线的数据采集系统 被引量：3

4

作者 孟凡光 苏龙滨 王天明 《应用科技》 CAS 2003年第12期1-3,共3页

传统的数据采集系统大都采用标准的串行口和并行口作为数据传输接口,其局限性在于数据传输速率低、使用不方便.最新推出的USB2.0总线标准可以支持高达480Mbps的数据传输速率,并且具有支持即插即用、扩展方便等优点,因此用于大数据量的... 传统的数据采集系统大都采用标准的串行口和并行口作为数据传输接口,其局限性在于数据传输速率低、使用不方便.最新推出的USB2.0总线标准可以支持高达480Mbps的数据传输速率,并且具有支持即插即用、扩展方便等优点,因此用于大数据量的数据采集系统十分合适.提出了一个基于Cypress公司USB2.0芯片的数据采集系统的设计方案,经实验,性能良好. 展开更多

关键词 USB2.0总线 数据采集系统 数据传输速率 VHDL语言

下载PDF 职称材料

基于PDLMS算法的数字波束形成以及FPGA实现 被引量：1

5

作者 范瑜 金荣洪 +3 位作者 刘军 耿军平 刘波 王治国 《数据采集与处理》 CSCD 2004年第4期454-458,共5页

采用高并行度的并行延时最小均方 (PDLMS)算法 ,用现场可编程门阵列 (FPGA)实现自适应数字波束形成模块。使用 VHDL完成了该算法在硬件上的实现 ,同时给出了计算机仿真结果和系统硬件资源分析。仿真结果表明该方法结构简单 ,易于实现。

关键词 自适应数字波束形成 现场可编程门阵列(FPGA) 最小均方 FPGA实现 并行度 VHDL 算法 仿真结果 硬件 计算机仿真

下载PDF 职称材料

基于流水线技术的全数字锁相环设计 被引量：2

6

作者 田帆 杨檬玮 单长虹 《电子技术应用》 2019年第4期39-44,共6页

为了提高全数字锁相环的系统运行速度、降低系统功耗,同时提高锁相系统的动态性能与稳态性能,提出一种基于流水线技术的全数字锁相环。采用电子设计自动化技术完成了该系统的设计,并对所设计的电路进行了计算机仿真与分析。仿真结果证明... 为了提高全数字锁相环的系统运行速度、降低系统功耗,同时提高锁相系统的动态性能与稳态性能,提出一种基于流水线技术的全数字锁相环。采用电子设计自动化技术完成了该系统的设计,并对所设计的电路进行了计算机仿真与分析。仿真结果证明,该锁相环中数字滤波器的参数能够根据相位误差的大小进行动态调节,既可加快锁相速度,又能增强系统的稳定性。利用流水线技术优化的整体电路能够减小系统延迟,降低系统总功耗。该锁相环可作为功能模块嵌入到片上系统,具有十分广泛的用途。 展开更多

关键词 全数字锁相环 电子设计自动化 超高速集成电路硬件描述语言 计算机仿真 流水线

下载PDF 职称材料

安全防范报警显示系统FPGA设计 被引量：1

7

作者 王野 李文元 《电子测量技术》 2004年第4期43-44,共2页

文中讨论利用 FPGA 设计的用于安全防范的报警系统,讲述系统的原理与结构,给出 VHDL 的模块设计。

关键词 FPGA设计 显示系统 VHDL 模块设计 原理 报警系统 安全防范

下载PDF 职称材料

基于FPGA的多功能LED控制器设计 被引量：1

8

作者 付莉 《吉林化工学院学报》 CAS 2013年第11期89-92,共4页

介绍了LED控制器实物的使用价值,根据LED发光二极管和水银开关工作原理,利用VHDL硬件编程语言设计了一种基于FPGA的LED控制器.阐述了基于FPGA的LED控制器的各模块设计以及整体架构.该设计使用方便并且具有较好的应用前景.

关键词 LED控制器 VHDL 模块设计 整体架构

下载PDF 职称材料

一种可编程的信号滤波方法的研究

9

作者 石岩 刘宗行 李伟 《国外电子测量技术》 2005年第1期30-31,共2页

在应用测控系统的设计中,为了进行准确的测量和控制,必须消除被测信号中的噪音和干扰。在传统的应用系统中,滤波部分可看作一个二端口网络,需占用较多的软硬件资源。本文用硬件描述语言(VHDL)编程,通过复杂可编程逻辑器件(CPLD)来实现... 在应用测控系统的设计中,为了进行准确的测量和控制,必须消除被测信号中的噪音和干扰。在传统的应用系统中,滤波部分可看作一个二端口网络,需占用较多的软硬件资源。本文用硬件描述语言(VHDL)编程,通过复杂可编程逻辑器件(CPLD)来实现数字滤波。该方案能适应多种需要的信号滤波,具有可移植性,并在实际应用中得到验证,能有效地滤除干扰信号。 展开更多

关键词 信号滤波 复杂可编程逻辑器件(CPLD) 硬件描述语言(VHDL) 干扰信号 二端口网络 软硬件 数字滤波 可移植性 应用系统 测控系统

下载PDF 职称材料

32位MIPS微处理器的设计与实现 被引量：1

10

作者 冀红举 段朝伟 李艳丽 《河南科技学院学报》 2009年第1期47-51,共5页

详细介绍了用VHDL语言设计可逻辑综合的32位嵌入式微处理器及其实现过程.微处理器指令系统构架采用MIPS结构,设计上使用结构化编程方法,将微处理器内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口.所有... 详细介绍了用VHDL语言设计可逻辑综合的32位嵌入式微处理器及其实现过程.微处理器指令系统构架采用MIPS结构,设计上使用结构化编程方法,将微处理器内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口.所有的功能模块组合起来后,通过EDA工具进行微处理器内核的逻辑综合和功能仿真.最后,在可编程逻辑器件上实现完整的微处理器内核. 展开更多

关键词 EDA技术 VHDL 微处理器 FPGA

下载PDF 职称材料

基于VHDL语言的嵌入式微处理器的设计

11

作者 冀红举 张孟超 《河南机电高等专科学校学报》 CAS 2009年第3期13-14,25,共3页

详细介绍了用VHDL语言设计可逻辑综合的32位嵌入式微处理器及其实现过程。微处理器指令系统构架采用M IPS结构,设计上使用结构化编程方法,将微处理器内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所... 详细介绍了用VHDL语言设计可逻辑综合的32位嵌入式微处理器及其实现过程。微处理器指令系统构架采用M IPS结构,设计上使用结构化编程方法,将微处理器内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后,通过EDA工具进行微处理器内核的逻辑综合和功能仿真。最后,在可编程逻辑器件上实现完整的微处理器内核。 展开更多

关键词 VHDL 嵌入式微处理器 FPGA

下载PDF 职称材料

一种用VHDL设计的全双工异步串行通讯方式

12

作者 许素红 朱永文 张小木 《空军工程大学学报（自然科学版）》 CSCD 2003年第2期49-51,共3页

介绍一种用VHDL(VHSICHardwareDescriptionLanguage)语言设计的全双工异步串行通讯,用在分布式测试控制平台中,实现各个组合间的数据通讯。系统采用双时钟设计结构,使得奇校验电路结构简单、易实现。经实验和现场调试完全达到设计要求。

关键词 串行通讯 奇校验 VHDL 语言

下载PDF 职称材料

用VHDL设计快速BCD码加法器

13

作者 张生平 薛梅 《电子工程师》 2001年第6期22-23,共2页

介绍了一种多位 BCD码快速加法器的设计方法 ,并给出了 3位 BCD码加法器的 VHDL源程序和在 Foundation Series 3.1 i环境中的模拟结果。

关键词 VHDL BCD码 加法器

下载PDF 职称材料

基于FPGA实现遥测数据解扰分接的设计

14

作者 周海军 张新伟 张风源 《上海航天》 北大核心 2005年第6期55-58,共4页

为满足高码速率数据流的分接要求,提出了一种由现场可编程逻辑阵列(FPGA)实现遥测数据解扰分接的设计方案。该方案用一XILINX SpartanⅡXC2S50芯片实现搜索帧同步、数据解扰和数据分接单元,用超高速集成电路硬件描述语言(VHDL)进行编程... 为满足高码速率数据流的分接要求,提出了一种由现场可编程逻辑阵列(FPGA)实现遥测数据解扰分接的设计方案。该方案用一XILINX SpartanⅡXC2S50芯片实现搜索帧同步、数据解扰和数据分接单元,用超高速集成电路硬件描述语言(VHDL)进行编程,可处理码速率768 kb/s的数据流。因用单片FPGA实现,减小了电路体积。 展开更多

关键词 帧同步 现场可编程逻辑阵列 解扰分接 遥测 超高速集成电路硬件描述语言

下载PDF 职称材料

VHDL在导弹控制系统中的应用

15

作者 王正杰 李霁红 +1 位作者 龙锐 张天桥 《北京理工大学学报》 EI CAS CSCD 北大核心 2001年第4期498-502,共5页

研究利用超高速集成电路硬件描述语言 (VHDL)设计某导弹数字控制器中硬件控制器的方法 .结合 EDA设计思想对该系统的硬件控制器进行总体功能和各子功能的分析、设计 ,然后利用 VHDL对各功能模块进行描述 ,最后将已经过仿真检验的设计卸... 研究利用超高速集成电路硬件描述语言 (VHDL)设计某导弹数字控制器中硬件控制器的方法 .结合 EDA设计思想对该系统的硬件控制器进行总体功能和各子功能的分析、设计 ,然后利用 VHDL对各功能模块进行描述 ,最后将已经过仿真检验的设计卸载到相应的可擦除编程逻辑器件 (EPL D)中 .充分利用 VHDL的灵活性、可移植性和可编程逻辑器件的静态可重复编程及在线动态重构特性 ,使硬件设计像软件一样通过编程实现 .半实物仿真试验结果表明 ,硬件控制器性能稳定 ,满足了设计要求 . 展开更多

关键词 超高速集成电路硬件描述语言 可擦除可编程逻辑器件 导弹控制系统 VHDL 控制器

下载PDF 职称材料

实时视频SDRAM控制器的FPGA设计与实现 被引量：10

16

作者 段晓晨 何小刚 程永强 《太原理工大学学报》 CAS 北大核心 2006年第S1期5-8,共4页

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM... 描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。 展开更多

关键词 FPGA SDRAM VHDL 状态机

下载PDF 职称材料

基于VHDL之CPU设计与实践 被引量：13

17

作者 徐爱萍 张玉萍 涂国庆 《实验室研究与探索》 CAS 北大核心 2014年第5期120-124,共5页

随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调... 随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调试成功。本文研究了基于VHDL的灵活方便的CPU设计过程,该设计由取指、指令译码、指令执行、存储器接口、通用寄存器组和寄存器输出六个组成部分,最后通过调试软件直接观察寄存器的值来验证了设计的准确性。本研究方法对改革该课程的整机实习,发挥学生的主动能动性,提高学生的自主创造能力具有很好的指导意义和实际参考价值。 展开更多

关键词 计算机组成原理 CPU设计 整机实习 VHDL

下载PDF 职称材料

基于FPGA的汽车主动悬架模糊自适应PID控制器设计 被引量：8

18

作者 马克 米林 +1 位作者 谭伟 王苏磊 《机床与液压》 北大核心 2018年第14期95-99,148,共6页

为改善乘车舒适性,建立1/4主动悬架模型,提出模糊自适应PID控制策略,并基于FPGA平台,应用VHDL语言在RTL级上实现模糊控制。该PID控制器以车身垂直速度的误差及误差变化率作为模糊控制器的输入,根据模糊规则推理,对PID参数进行在线优化,... 为改善乘车舒适性,建立1/4主动悬架模型,提出模糊自适应PID控制策略,并基于FPGA平台,应用VHDL语言在RTL级上实现模糊控制。该PID控制器以车身垂直速度的误差及误差变化率作为模糊控制器的输入,根据模糊规则推理,对PID参数进行在线优化,利用MATLAB/Simulink对模糊自适应PID控制器进行仿真。结果表明:具有模糊自适应PID控制器的主动悬架在提高车辆舒适性方面明显优于被动悬架。最后,采用FPGA设计方法,对模糊控制器的主要模块进行设计。 展开更多

关键词 主动悬架 模糊自适应PID控制 FPGA VHDL语言

下载PDF 职称材料

一种基于VHDL与CPLD器件的PWM发生器 被引量：6

19

作者 林王坚 冯浩 华亮 《机电工程》 CAS 2008年第2期93-95,99,共4页

介绍了一种自行研制的基于硬件描述语言(VHDL)和复杂可编程逻辑器件(CPLD)的PWM发生器的设计,在产生正反两路PWM波形信号的同时,实现了两路信号互锁、延时时间可调。该发生器采用数字化设计,结构简单、控制精确、可在线编程。

关键词 硬件描述语言 复杂可编程逻辑器件 脉宽调制发生器

下载PDF 职称材料

基于FPGA的欧洲应答器编码实现 被引量：2

20

作者 张斌 李开成 《北京交通大学学报》 EI CAS CSCD 北大核心 2006年第2期72-75,共4页

应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车_地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实... 应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车_地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实现EU-ROBALISE实时编码的方法,在MAX+PLUS II平台上应用VHDL硬件描述语言进行了仿真分析,最后的验证结果表明设计正确,达到了预期的目的. 展开更多

关键词 欧洲应答器 编码 现场可编程门阵列 MAX+PLUS Ⅱ 硬件描述语言

下载PDF 职称材料