期刊文献+
共找到14篇文章
< 1 >
每页显示 20 50 100
片上多通道低电容系统级静电防护电路设计
1
作者 许建蓉 汪西虎 +1 位作者 刘伟 李晶 《电子元件与材料》 CAS CSCD 北大核心 2021年第9期930-935,941,共7页
为提高Type-C接口的静电防护性能,提出了基于导流二极管与栅极耦合结构的静电防护架构,用于接口的低压、高压端口。采用齐纳二极管辅助触发的栅极耦合结构(ZCNMOS)泄放静电放电(ESD)大电流,降低触发电压,消除栅接地的NMOS(GGNMOS)中叉... 为提高Type-C接口的静电防护性能,提出了基于导流二极管与栅极耦合结构的静电防护架构,用于接口的低压、高压端口。采用齐纳二极管辅助触发的栅极耦合结构(ZCNMOS)泄放静电放电(ESD)大电流,降低触发电压,消除栅接地的NMOS(GGNMOS)中叉指器件不均匀导通的现象;通过大角度离子注入技术,提高器件的ESD防护能力;同时对导流二极管版图进行优化,提高了PN结的周长面积比,减小寄生电容。测试结果表明,器件过流能力由4 mA/μm提高到10 mA/μm,提升了1.5倍;低压端口和高压端口的二次失效电流均大于25 A,抗静电能力达到IEC 61000-4-2接触放电±8 kV,气隙放电±15 kV;CCX端口、SBUX端口和D+、D-端口电容分别为74,6和1.7 pF,满足低电容特性。 展开更多
关键词 系统级ESD ZCNMOS 导流二极管 低电容 tlp测试
下载PDF
一种无回跳特性TVS的快速建模方法及验证
2
作者 韩昌霖 吴建飞 +2 位作者 郑亦菲 陈乐东 丁浩 《现代电子技术》 北大核心 2024年第3期130-136,共7页
瞬态抑制二极管是一种常见的电磁防护器件,在静电防护、浪涌防护、强电磁脉冲防护中有着广泛应用,其瞬态行为对于指导电磁防护设计具有重要意义,但市面上一般没有现成可用的模型。文中基于ADS软件建立一种无回跳特性TVS的仿真模型,使用... 瞬态抑制二极管是一种常见的电磁防护器件,在静电防护、浪涌防护、强电磁脉冲防护中有着广泛应用,其瞬态行为对于指导电磁防护设计具有重要意义,但市面上一般没有现成可用的模型。文中基于ADS软件建立一种无回跳特性TVS的仿真模型,使用复杂度较低的TVS模型框架。在建模过程中,分析了模型参数对于精度的影响,并利用S参数测试方法和TLP测试方法获取实测数据,最终构建了两款TVS的完整仿真模型。模型验证结果表明,该模型仿真与实测数据在TVS未工作、即将工作和进入工作状态时都较为一致,仿真与实测误差最大不超过10%,说明其精度足够支撑TVS瞬态仿真。所建立的模型可直接用于TVS的瞬态仿真,该方法也可用于其他无回跳特性TVS的模型构建,为电磁防护设计提供支持。 展开更多
关键词 电磁防护 无回跳特性 仿真模型 TVS 瞬态响应 tlp测试
下载PDF
栅长对SOI NMOS器件ESD特性的影响 被引量:2
3
作者 恩云飞 何玉娟 +2 位作者 罗宏伟 潘金辉 肖庆中 《固体电子学研究与进展》 CAS CSCD 北大核心 2010年第3期350-352,452,共4页
采用TLP测试的方式,研究了不同栅长对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现栅长越大,维持电压VH越大,ESD二次击穿电流It2越大;其原因可能与薄硅层中的热分布有关。
关键词 静电保护 绝缘层上硅 传输线脉冲测试 栅接地n型金属-氧化物-半导体
下载PDF
ESD应力下的扩散电阻及模型击穿特性
4
作者 路香香 罗宏伟 +1 位作者 姚若河 林志成 《微电子学》 CAS CSCD 北大核心 2008年第4期469-472,共4页
随着集成电路的尺寸越来越小,其对静电放电(ESD)也变得越来越敏感,而电阻在ESD保护电路中可以起到隔离和分压的作用。对ESD应力下扩散电阻的四个区域:线性区、饱和区、雪崩倍增和负微分电阻区、二次击穿区的模型进行了分析。通过TLP实... 随着集成电路的尺寸越来越小,其对静电放电(ESD)也变得越来越敏感,而电阻在ESD保护电路中可以起到隔离和分压的作用。对ESD应力下扩散电阻的四个区域:线性区、饱和区、雪崩倍增和负微分电阻区、二次击穿区的模型进行了分析。通过TLP实验对大电流作用下的电阻特性进行验证研究,试验分析了扩散电阻的ESD保护特性;着重讨论了二次击穿区,即热击穿区,的电阻特性,得出电阻的热击穿最先发生在阳极n+-n结,继续加大电压会使阳极-阴极间完全热烧毁的结论。 展开更多
关键词 ESD应力 扩散电阻 tlp测试 二次击穿
下载PDF
智能卡芯片中ESD的设计
5
作者 马和良 《集成电路应用》 2019年第10期7-8,共2页
在智能卡的设计中,集成电路器件特征尺寸变得越来越小。目前主流的工艺是130 nm和90 nm,所面临的静电放电(ESD,Electro Static Discharge)挑战也越来越严峻。基于ESD研究背景,ESD故障机制和放电模型,ESD器件保护以及器件在布局上的ESD性... 在智能卡的设计中,集成电路器件特征尺寸变得越来越小。目前主流的工艺是130 nm和90 nm,所面临的静电放电(ESD,Electro Static Discharge)挑战也越来越严峻。基于ESD研究背景,ESD故障机制和放电模型,ESD器件保护以及器件在布局上的ESD性能,对设计的ESD器件进行TLP实测,得出的结论在芯片的ESD设计中具有重要的参考意义。 展开更多
关键词 集成电路设计 静电放电 智能卡 tlp测试
下载PDF
宽带低噪声放大器与ESD防护的协同设计 被引量:1
6
作者 柯逸辰 顾晓峰 +1 位作者 朱科翰 高国平 《微电子学》 CAS CSCD 北大核心 2013年第3期345-349,共5页
基于0.18μm CMOS工艺,介绍了一种UHF频段低噪声放大器(LNA)与静电放电(ESD)保护器件的协同设计和电路仿真方法。采用传输线脉冲测试系统,测得ESD二极管的正向热失效击穿电流为4.28A,等效于人体模型5.6kV;反向热失效击穿电流为0.2A,等... 基于0.18μm CMOS工艺,介绍了一种UHF频段低噪声放大器(LNA)与静电放电(ESD)保护器件的协同设计和电路仿真方法。采用传输线脉冲测试系统,测得ESD二极管的正向热失效击穿电流为4.28A,等效于人体模型5.6kV;反向热失效击穿电流为0.2A,等效于人体模型500V。通过仿真,分析了ESD二极管的电阻、电容特性,给出了其在LNA正常工作情况下的等效电路;结合LNA电路仿真结果,比较了二极管寄生效应对LNA阻抗匹配、增益、噪声系数和线性度等指标的影响,验证了等效电路的正确性。 展开更多
关键词 低噪声放大器 静电放电 二极管 传输线脉冲测试 人体模型
下载PDF
保护环版图结构对ESD防护器件耐压能力的影响 被引量:5
7
作者 刘畅 黄鲁 张峰 《半导体技术》 CAS CSCD 北大核心 2017年第3期205-209,共5页
基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结... 基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结构为基础,按照16指、8指、4指和2指设置保护环,形成4种不同类型的版图结构。通过器件的直流仿真分析多指器件的开启情况,利用传输线脉冲测试对比不同保护环版图结构的耐压能力。仿真和测试结果表明,改进后的3类版图结构相对于普遍通用的第一类版图结构,二次击穿电流都有所提升,其中每8指设置一个保护环的版图结构二次击穿电流提升了76.36%,其单位面积的鲁棒性能也最好,为相应工艺设计最高耐压值的ESD防护器件提供了参考结构和方法。 展开更多
关键词 静电放电(ESD) 版图 保护环 多指器件非均匀开启 传输线脉冲(tlp)测试 耐压能力
下载PDF
TLP系统在电子产品静电防护设计中的应用 被引量:1
8
作者 黄为 jerry tichenor 《安全与电磁兼容》 2016年第3期87-90,共4页
介绍了一款用于电子器件静电放电敏感度测试的传输线脉冲(TLP)测试系统,说明了该系统的测试目的、系统结构、使用方法,并结合测试波形与测试系统各项指标,分析了该测试系统的优越性。
关键词 传输线脉冲测试系统 静电放电 I-V曲线 漏电流 静电放电敏感度
下载PDF
基于高分子电压诱导变阻膜的全PCB抗脉冲防护
9
作者 刘辉 吴丰顺 +4 位作者 武占成 龚德权 王晶 胡元伟 马浩轩 《印制电路信息》 2024年第1期21-25,共5页
随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全... 随着芯片集成度的不断提高,内部互连导线间距越来越小,器件更易在静电作用下受到损害。为提高印制电路板(PCB)在实际应用中抗静电放电(ESD)和电磁脉冲(EMP)的能力,制作了一种高分子电压诱导变阻膜,将其嵌入PCB中形成脉冲吸收网络,使全板具备抗瞬变脉冲能力,实现对ESD和EMP的全系统防护。ESD防护实测结果表明,对比普通PCB,全抗脉冲PCB对静电脉冲有更快的响应速度和更高的释放效率;传输线脉冲(TLP)测试结果表明,采用电压诱导变阻膜的PCB中每一点都具有过电压脉冲吸收能力,电流泄放能力可达50 A以上。 展开更多
关键词 静电放电(ESD) 传输线脉冲(tlp)测试 电磁脉冲(EMP) 变阻膜
下载PDF
Insight into multiple-triggering effect in DTSCRs for ESD protection 被引量:2
10
作者 Lizhong Zhang Yuan Wang +1 位作者 Yize Wang Yandong He 《Journal of Semiconductors》 EI CAS CSCD 2017年第7期93-96,共4页
The diode-triggered silicon-controlled rectifier(DTSCR) is widely used for electrostatic discharge(ESD) protection in advanced CMOS process owing to its advantages, such as design simplification, adjustable trigge... The diode-triggered silicon-controlled rectifier(DTSCR) is widely used for electrostatic discharge(ESD) protection in advanced CMOS process owing to its advantages, such as design simplification, adjustable trigger/holding voltage, low parasitic capacitance. However, the multiple-triggering effect in the typical DTSCR device may cause undesirable larger overall trigger voltage, which results in a reduced ESD safe margin. In previous research, the major cause is attributed to the higher current level required in the intrinsic SCR. The related discussions indicate that it seems to result from the current division rule between the intrinsic and parasitic SCR formed in the triggering process. In this letter, inserting a large space into the trigger diodes is proposed to get a deeper insight into this issue. The triggering current is observed to be regularly reduced along with the increased space, which confirms that the current division is determined by the parasitic resistance distributed between the intrinsic and parasitic SCR paths. The theoretical analysis is well confirmed by device simulation and transmission line pulse(TLP) test results. The reduced overall trigger voltage is achieved in the modified DTSCR structures due to the comprehensive result of the parasitic resistance vs triggering current, which indicates a minimized multipletriggering effect. 展开更多
关键词 electrostatic discharge(ESD) diode-triggered silicon-controlled rectifier(DTSCR) double snapback transmission line pulse(tlp test
原文传递
芯片传导瞬态电磁干扰下的防护特性研究 被引量:1
11
作者 付路 阎照文 +1 位作者 刘玉竹 苏丽轩 《安全与电磁兼容》 2022年第4期38-42,66,共6页
瞬态电压抑制器(TVS)二极管作为常用的抑制瞬态电磁干扰的防护器件,在芯片的防护中有关键作用。文章采用传输线脉冲(TLP)测试方法,对有一定代表性的六款TVS二极管在10~1000 ns五组脉冲宽度、0.5~1800 V的TLP干扰信号作用下的瞬态响应进... 瞬态电压抑制器(TVS)二极管作为常用的抑制瞬态电磁干扰的防护器件,在芯片的防护中有关键作用。文章采用传输线脉冲(TLP)测试方法,对有一定代表性的六款TVS二极管在10~1000 ns五组脉冲宽度、0.5~1800 V的TLP干扰信号作用下的瞬态响应进行了多角度分析。重点研究了工程中常用的三款不同型号的数字芯片和模拟芯片在TVS二级管防护后,受到不同脉宽TLP应力作用下的防护特性。测试结果表明:芯片并联TVS二极管后,多数情况下即使TLP电压达到1800 V,TVS二极管对芯片仍有较好的防护。这种基于不同脉宽特性的研究思路,为不同应用场景的器件防护奠定了基础,实测数据为精确建立TVS仿真模型提供了可能。 展开更多
关键词 TVS二极管 浪涌 芯片 防护 tlp测试
下载PDF
Wafer-level SLID bonding for MEMS encapsulation 被引量:1
12
作者 H.Xu T.Suni +4 位作者 V.Vuorinen J.Li H.Heikkinen P.Monnoyer M.Paulasto-Krckel 《Advances in Manufacturing》 SCIE CAS 2013年第3期226-235,共10页
Hermetic packaging is often an essential requirement to enable proper functionality throughout the device's lifetime and ensure the optimal performance of a micro electronic mechanical system (MEMS) device. Solid-l... Hermetic packaging is often an essential requirement to enable proper functionality throughout the device's lifetime and ensure the optimal performance of a micro electronic mechanical system (MEMS) device. Solid-liquid interdiffusion (SLID) bonding is a novel and attractive way to encapsulate MEMS devices at a wafer level. SLID bonding utilizes a low-melting-point metal to reduce the bonding process temperature; and metallic seal rings take out less of the valuable surface area and have a lower gas permeability compared to polymer or glass- based sealing materials. In addition, ductile metals can adopt mechanical and thermo-mechanical stresses during their service lifetime, which improves their reliability. In this study, the principles of Au-Sn and Cu-Sn SLID bonding are presented, which are meant to be used for wafer-level hermetic sealing of MEMS resonators. Seal rings in 15.24 cm silicon wafers were bonded at a width of 60 gin, electroplated, and used with Au-Sn and Cu-Sn layer structures. The wafer bonding temperature varied between 300 ℃ and 350 ℃, and the bonding force was 3.5 kN under the ambient pressure, that is, it was less than 0.1 Pa. A shear test was used to compare the mechanical properties of the interconnections between both material systems, in addition, important factors pertaining to bond ring design are discussed according to their effects on the failure mechanisms. The results show that the design ofmetal structures can significantly affect the reliability of bond rings. 展开更多
关键词 (MEMS)bondingDefects Micro electronic mechanical systemSolid-liquid interdiffusion (SLID)Transient liquid-phase tlp bondingShear test Reliability
原文传递
SCR组和保护器件的设计与验证
13
作者 赵莉 《科技创新导报》 2020年第21期117-119,共3页
硅控整流器SCR(Silicon Controlled Rectif ier)以及SCR的衍生器件跟二极管和GGNMOS(Grounded Gate NMOS)一样均是应用较为广泛的ESD保护器件。相比二极管和GGNMOS两类ESD保护器件,SCR ESD器件能够实现从高阻态到低阻态转换,而且具备可... 硅控整流器SCR(Silicon Controlled Rectif ier)以及SCR的衍生器件跟二极管和GGNMOS(Grounded Gate NMOS)一样均是应用较为广泛的ESD保护器件。相比二极管和GGNMOS两类ESD保护器件,SCR ESD器件能够实现从高阻态到低阻态转换,而且具备可再生性,因此设计合理的SCR将具备非常高的ESD防护等级。本文首先介绍了SCR结构ESD泄放能力和工作机理,然后针对SCR组合保护器件的结构,结合理论分析与器件仿真对其关键特性进行设计保证;最后,基于某0.18um的工艺,设计多个ESD单体进行流片并进行TLP测试,证明本文设计的SCR组合保护结构具有较高的单位面积ESD性能。 展开更多
关键词 ESD SCR 组合保护结构 器件仿真 tlp单体测试
下载PDF
一种基于TLP输入的系统级ESD模型分析方法(英文)
14
作者 王艺泽 王源 +1 位作者 曹健 张兴 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2018年第2期293-298,共6页
基于已有的传输线脉冲发生器(TLP)与IEC 61000-4-2应力的等效关系,提出一种以TLP应力作为输入的系统级模型分析方法。与传统的IEC应力作为系统输入的分析方法相比,该方法解决了对流入待测器件(DUT)残余能量的计算不够精确的问题,同时提... 基于已有的传输线脉冲发生器(TLP)与IEC 61000-4-2应力的等效关系,提出一种以TLP应力作为输入的系统级模型分析方法。与传统的IEC应力作为系统输入的分析方法相比,该方法解决了对流入待测器件(DUT)残余能量的计算不够精确的问题,同时提高了DUT失效预测方面的精准性。通过SPICE仿真,预测了上述两种应力作为系统输入的DUT失效情况。通过相应的印制电路板(PCB)的实测验证,进一步说明新提出的方法能够提高系统级失效预测的精准性。 展开更多
关键词 静电放电 传输线脉冲测试 静电枪 残余能量
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部