期刊文献+
共找到28篇文章
< 1 2 >
每页显示 20 50 100
基于SoC FPGA的光伏电力通信管理机系统 被引量:10
1
作者 张琳 梅雪松 陈勇 《电子技术应用》 2018年第2期32-35,43,共5页
介绍了一种基于SoC FPGA的光伏电力通信管理机系统的设计方法。该系统采用新型的集成有ARM硬核处理器的SoC FPGA作为主控芯片,将传统通信管理机的运算和通信工作进行合理划分,并由FPGA和ARM处理器协同实现。通过采用软硬件相结合的设计... 介绍了一种基于SoC FPGA的光伏电力通信管理机系统的设计方法。该系统采用新型的集成有ARM硬核处理器的SoC FPGA作为主控芯片,将传统通信管理机的运算和通信工作进行合理划分,并由FPGA和ARM处理器协同实现。通过采用软硬件相结合的设计方式,本系统能够简化电路设计,降低通信事务对CPU的中断数量,增加支持MODBUS协议的RS485端口总量,并通过独立的NIOS Ⅱ备用系统保证了系统在灾难情况下的可恢复性等,所以更加适合光伏电力系统中多设备、大数据量的应用。 展开更多
关键词 通信管理机 soc fpga 光伏电力系统 协同设计
下载PDF
基于SoC FPGA的高速EDIB总线通信电路设计 被引量:6
2
作者 刘西恩 叶朝辉 +1 位作者 张利伟 戴鹏 《单片机与嵌入式系统应用》 2019年第1期55-59,共5页
针对当前石油测井领域普遍采用"DSP+FGPA"、"MCU+FPGA"等双芯片架构实现EDIB总线通信功能时存在的可靠性低、体积大、功耗大的问题,本文提出采用SoC FPGA架构实现该功能,并具体介绍了EDIB总线读写模块、上传数据通... 针对当前石油测井领域普遍采用"DSP+FGPA"、"MCU+FPGA"等双芯片架构实现EDIB总线通信功能时存在的可靠性低、体积大、功耗大的问题,本文提出采用SoC FPGA架构实现该功能,并具体介绍了EDIB总线读写模块、上传数据通道模块以及下载命令通道模块的设计方法。实验结果表明,该设计满足应用要求。 展开更多
关键词 soc fpga EDIB 通信接口电路
下载PDF
基于高性能SOC FPGA阵列的NVM验证架构设计与验证 被引量:5
3
作者 刘珂 蔡晓军 +2 位作者 张志勇 赵梦莹 贾智平 《计算机研究与发展》 EI CSCD 北大核心 2018年第2期265-272,共8页
新型非易失性存储器(non-volatile memory,NVM)技术日渐成熟,延迟越来越低,带宽越来越高,未来将不仅有可能取代以动态随机存储器(dynamic random access memory,DRAM)为代表的易失型存储设备在主存中的垄断地位,还有可能取代传统Flash... 新型非易失性存储器(non-volatile memory,NVM)技术日渐成熟,延迟越来越低,带宽越来越高,未来将不仅有可能取代以动态随机存储器(dynamic random access memory,DRAM)为代表的易失型存储设备在主存中的垄断地位,还有可能取代传统Flash和机械硬盘作为外存服务未来的计算机系统.如何综合各类新型存储的特性,设计高能效的存储架构,实现可应对大数据、云计算所需求的新型主存系统已经成为工业界和学术界的研究热点.提出基于高性能SOC FPGA阵列的NVM验证架构,互联多级FPGA,利用多层次FPGA结构扩展链接多片NVM.依据所提出的验证架构,设计了基于多层次FPGA的主从式NVM控制器,并完成适用于该架构的硬件原型设计.该架构不仅可以实现测试同类型多片NVM协同工作,也可以进行混合NVM存储管理方案验证. 展开更多
关键词 非易失存储器 fpga阵列 混合存储 NVM存储控制器 片上系统fpga
下载PDF
SoC FPGA在声波测井数据采集系统中的应用 被引量:5
4
作者 张成晖 叶朝辉 +1 位作者 张立伟 吴楠 《传感器与微系统》 CSCD 2017年第3期150-152,共3页
传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗。以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信... 传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗。以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信等SoC技术,简化了硬件设计,降低了电路功耗,提高了系统的可靠性。 展开更多
关键词 声波测井 数据采集 片上系统现场可编程门阵列(soc fpga)
下载PDF
FPGA硬核处理器系统加速数字电路功能验证的方法 被引量:4
5
作者 刘小强 袁国顺 乔树山 《电子与信息学报》 EI CSCD 北大核心 2019年第5期1251-1256,共6页
为了缩短专用集成电路和片上系统的功能验证周期,该文提出FPGA硬核处理器系统加速数字电路功能验证的方法。所提方法综合软件仿真功能验证和现场可编程门阵列原型验证的优点,利用集成在片上系统现场可编程门阵列器件中的硬核处理器系统... 为了缩短专用集成电路和片上系统的功能验证周期,该文提出FPGA硬核处理器系统加速数字电路功能验证的方法。所提方法综合软件仿真功能验证和现场可编程门阵列原型验证的优点,利用集成在片上系统现场可编程门阵列器件中的硬核处理器系统作为验证激励发生单元和功能验证覆盖率分析单元,解决了验证速度和灵活性不能统一的问题。与软件仿真验证相比,所提方法可以有效缩短数字电路的功能验证时间;在功能验证效率和验证知识产权可重用方面表现优于现有的FPGA原型验证技术。 展开更多
关键词 专用集成电路 功能验证 片上系统 fpga原型验证 socfpga
下载PDF
基于Altera SoC FPGA的图像采集系统设计 被引量:6
6
作者 聂永军 徐光辉 郑国建 《单片机与嵌入式系统应用》 2016年第4期56-59,共4页
该设计利用Altera公司的DE1-SoC开发板和友晶科技的D5M模块实现了基于SoC FPGA的图像采集系统。详细介绍了基于Altera SoC FPGA的嵌入式系统设计方法,包括基于Qsys的系统硬件设计和基于SoC EDS开发套件的ARM硬核处理器软件设计。该设计... 该设计利用Altera公司的DE1-SoC开发板和友晶科技的D5M模块实现了基于SoC FPGA的图像采集系统。详细介绍了基于Altera SoC FPGA的嵌入式系统设计方法,包括基于Qsys的系统硬件设计和基于SoC EDS开发套件的ARM硬核处理器软件设计。该设计在Altera公司提供的可以正常运行Linux操作系统的参考设计的基础上,添加了所需要的硬件模块和应用软件,最后通过板级验证实现了系统功能。 展开更多
关键词 嵌入式设计 图像采集 socfpga 硬核处理器 操作系统
下载PDF
SoC FPGA在声波测井仪器中的软硬件协同设计 被引量:4
7
作者 张利伟 叶朝辉 +1 位作者 刘西恩 李辉 《单片机与嵌入式系统应用》 2018年第4期24-27,38,共5页
针对新型高温声波测井仪器对内部电路集成度和低功耗的苛刻要求,通过采用SoC FPGA芯片设计数据采集和处理电路来提高电路集成度,同时采用软硬件协同设计方法,充分发挥软硬件资源优势,在满足速度要求的前提下最大限度降低功耗。设计中首... 针对新型高温声波测井仪器对内部电路集成度和低功耗的苛刻要求,通过采用SoC FPGA芯片设计数据采集和处理电路来提高电路集成度,同时采用软硬件协同设计方法,充分发挥软硬件资源优势,在满足速度要求的前提下最大限度降低功耗。设计中首先对SoC FPGA系统的功能模块特性进行了分析,然后对部分模块的资源占用和处理时间进行了平衡优化设计,最后结合器件特点进行了低功耗优化设计。 展开更多
关键词 soc fpga 软硬件协同设计 数据采集
下载PDF
海洋实时电磁探测采集系统设计
8
作者 刘兰军 陈俊 +1 位作者 陈家林 黎明 《现代电子技术》 2023年第15期1-8,共8页
海洋电磁探测是水下目标非声探测的研究热点。针对水下目标电磁探测的实时计算和高速传输需求,提出一种基于SoC FPGA的海洋实时电磁探测采集系统(ROEM/SoC FPGA)。系统主控采用内嵌ARM Cortex⁃A9处理器的SoC FPGA,包括HPS端和FPGA端。HP... 海洋电磁探测是水下目标非声探测的研究热点。针对水下目标电磁探测的实时计算和高速传输需求,提出一种基于SoC FPGA的海洋实时电磁探测采集系统(ROEM/SoC FPGA)。系统主控采用内嵌ARM Cortex⁃A9处理器的SoC FPGA,包括HPS端和FPGA端。HPS端搭建基于嵌入式Linux操作系统的系统软件,实现多通道电磁数据的时频分析和实时传输,时频分析采用短时傅里叶变换方法,实时传输采用基于MQTT和TCP/IP的网络传输;FPGA端搭建数字逻辑实现多通道电磁数据同步采集;FPGA端与HPS端通过AXI总线互联。与传统的“低功耗MCU+FPGA”电磁探测采集系统相比,具有较强的数据实时计算和传输能力,测试结果表明,设计的ROEM/SoC FPGA系统能够有效完成多通道电磁数据的时频分析和网络传输,对采样率为125 Hz的10 min单通道电磁场数据的时频分析计算耗时约为2634 ms,网络传输速率可达14.5 MB/s,可以满足水下目标电磁探测的应用需求。 展开更多
关键词 海洋电磁探测 水下目标探测 soc fpga LINUX操作系统 时频分析 短时傅里叶变换 网络传输 实时计算
下载PDF
基于SoC FPGA的北斗接收机载波跟踪环路设计 被引量:4
9
作者 韦照川 潘军道 吴国增 《电子技术应用》 2018年第6期124-128,共5页
为了实现北斗卫星导航接收机高实时性、小型化及低功耗,提出了一种基于SoC FPGA的载波跟踪环路的设计方案。通过对FLL(锁频环)和PLL(锁相环)的分析,并利用SOPC技术,实现了基于SoC FPGA的载波跟踪环路,可完全在FPGA内部完成载波的剥离。... 为了实现北斗卫星导航接收机高实时性、小型化及低功耗,提出了一种基于SoC FPGA的载波跟踪环路的设计方案。通过对FLL(锁频环)和PLL(锁相环)的分析,并利用SOPC技术,实现了基于SoC FPGA的载波跟踪环路,可完全在FPGA内部完成载波的剥离。测试结果表明,该方案能实现载波信号的快速精确跟踪,具有良好的实时性和应用价值。 展开更多
关键词 北斗卫星导航接收机 载波跟踪环路 soc fpga
下载PDF
基于SmartFusion2 SoC FPGA芯片的运动控制卡设计 被引量:3
10
作者 张天佑 李全英 《电子设计工程》 2018年第13期109-113,共5页
多轴联动运动控制卡在运动控制领域有着广泛的应用。该运动控制卡是一种基于SoC FPGA芯片,采用以太网通信的运动控制卡。该卡采用单芯片设计方案,结构简单、通用性好、可靠性高,可以控制4个步进电机系统或交流伺服电机系统实现高速、高... 多轴联动运动控制卡在运动控制领域有着广泛的应用。该运动控制卡是一种基于SoC FPGA芯片,采用以太网通信的运动控制卡。该卡采用单芯片设计方案,结构简单、通用性好、可靠性高,可以控制4个步进电机系统或交流伺服电机系统实现高速、高精度运动,具备自动加减速控制功能,使用成本较传统运动控制卡降低30%以上。通过在木工雕刻机和点胶机设备上的应用,验证了该运动控制卡的功能和性能。 展开更多
关键词 运动控制 soc fpga 以太网 CORTEX-M3
下载PDF
六足仿生机器人的设计与实现 被引量:3
11
作者 樊启润 唐彪 +2 位作者 孙开鑫 万美琳 卢仕 《计算机测量与控制》 2019年第5期245-250,270,共7页
所述六足仿生机器人基于SoC FPGA平台实现,结合了机械结构设计、六足步态控制、蓝牙传输技术、弯曲传感器、OpenCL图像处理加速、VR显示等诸多技术;ARM部分作为主控,存储摄像头视频图像,并调用FPGA模块对图像处理加速,通过路由器架设的... 所述六足仿生机器人基于SoC FPGA平台实现,结合了机械结构设计、六足步态控制、蓝牙传输技术、弯曲传感器、OpenCL图像处理加速、VR显示等诸多技术;ARM部分作为主控,存储摄像头视频图像,并调用FPGA模块对图像处理加速,通过路由器架设的局域网向VR眼镜输出视频流信息;FPGA部分用于接收蓝牙信号,驱动机器人手臂运动,摄像头拍摄角度切换以及六足行进;实际操作时操作者需佩戴自制的数据手套和VR眼镜;操作数据手套上的方向按键可控制机器人移动;数据手套的每个手指上安装有弯曲传感器,用于控制机械手臂跟随人手实时运动;VR眼镜中放置一个智能手机作为显示终端,实时显示机器人摄像头获取的画面;经过多次实际测试,操作者佩戴VR眼镜及数据手套均可远程操控机器人抓取置于复杂地形中的水瓶。 展开更多
关键词 六足仿生机器人 soc fpga OpenCL图像处理加速 VR显示
下载PDF
基于SoC FPGA异构平台的魔方快速还原系统设计与实现 被引量:2
12
作者 卢仕 张志文 +1 位作者 张寅 万美琳 《计算机测量与控制》 2019年第6期213-217,共5页
设计了基于SoC FPGA异构平台,充分利用FPGA和HPS各自的优势,实现了一套高性能的魔方快速还原系统;系统由开发板,魔方还原机械结构,CCD摄像头以及VGA显示器组成;FPGA端实现摄像头图像采集和魔方色块RGB值的获取;HPS端完成颜色识别,运用... 设计了基于SoC FPGA异构平台,充分利用FPGA和HPS各自的优势,实现了一套高性能的魔方快速还原系统;系统由开发板,魔方还原机械结构,CCD摄像头以及VGA显示器组成;FPGA端实现摄像头图像采集和魔方色块RGB值的获取;HPS端完成颜色识别,运用二阶段算法还原魔方,然后将还原步骤编码之后回传给FPGA,由FPGA中的并行舵机控制模块实现对魔方还原机械结构精准快速的控制,从而完成实体魔方的还原;测试结果表明,对于任意随机打乱的三阶魔方,整个识别以及还原过程在一分钟内完成。 展开更多
关键词 soc fpga 颜色识别 魔方还原 二阶段算法
下载PDF
基于SoC FPGA的音视频播放器设计 被引量:2
13
作者 黄燕华 杨秀芝 《电气开关》 2019年第3期27-30,共4页
本系统设计了一款基于SoC FPGA的音视频播放器,实现了音视频文件的正常解码和播放。该设计既发挥ARM强大的串行处理能力和处理复杂算法的优势,也发挥FPGA高速处理大量数据的优势。系统采用DE1 -SoC开发板,在硬件上,采用FPGA设计了 Mixer... 本系统设计了一款基于SoC FPGA的音视频播放器,实现了音视频文件的正常解码和播放。该设计既发挥ARM强大的串行处理能力和处理复杂算法的优势,也发挥FPGA高速处理大量数据的优势。系统采用DE1 -SoC开发板,在硬件上,采用FPGA设计了 Mixer,Frame read.VGA等IP核,并且在Qsys中利用AXI和Avalon总线连接各个IP核。在软件上,利用SD卡启动Linux操作系统,编写基于ARM硬核处理器的嵌入式系统软件应用程序控制整个硬件。最后通过板级验证实现了系统功能。实验结果显示,MPEG2视频解码速率大约18f/s,数据从ARM传输到FPGA的速率约为38M/s. 展开更多
关键词 soc fpga 音视频播放器 LINUX操作系统
下载PDF
基于SOC FPGA的PHY设备接口设计及实现 被引量:2
14
作者 左国辉 季茂盛 《信息通信》 2017年第8期55-56,共2页
SOCFPGA是一种新兴的芯片设计方案,文章设计了一种基于ALTERA公司SOC FPGA的PHY设备接口设计方案,其中PHY芯片采用marvell公司的88E1111。针对该设计研究了PHY设备在preloader阶段和内核启动阶段的驱动实现。
关键词 soc fpga PHY 驱动
下载PDF
SoC FPGA的视觉算法加速系统设计 被引量:2
15
作者 吴良晶 曹云峰 +1 位作者 丁萌 庄丽葵 《单片机与嵌入式系统应用》 2016年第11期58-62,共5页
提出一种基于Altera SoC FPGA进行硬件加速的方案,该方案为运行在ARM端Linux系统的视觉算法利用FPGA进行加速提供传输通道。首先把ARM端的图像数据传输到FPGA部分的SDRAM中,接着控制FPGA相关IP核读取SDRAM中的数据,然后视觉算法IP核接... 提出一种基于Altera SoC FPGA进行硬件加速的方案,该方案为运行在ARM端Linux系统的视觉算法利用FPGA进行加速提供传输通道。首先把ARM端的图像数据传输到FPGA部分的SDRAM中,接着控制FPGA相关IP核读取SDRAM中的数据,然后视觉算法IP核接收图像数据并对其进行加速处理,最后把处理后的图像数据通过特定的IP核传回Linux系统。实验验证了该方案的可行性、可靠性和加速性能。 展开更多
关键词 soc fpga 视觉算法 硬件加速 嵌入式LINUX
下载PDF
基于SoC FPGA的千兆以太网接入设计 被引量:1
16
作者 季茂胜 左国辉 张丽娜 《计算机与网络》 2017年第2期94-96,共3页
SoC FPGA作为一种新兴的处理器平台,正在得到广泛的应用。SoC FPGA的硬核处理系统HPS自身包含千兆以太网RGMⅡ接口,同时HPS可通过片内FPGA拓展出千兆以太网接口。为了实现高速IP数据的接入处理,提出了一种基于ALTERA Cyclone V芯片和千... SoC FPGA作为一种新兴的处理器平台,正在得到广泛的应用。SoC FPGA的硬核处理系统HPS自身包含千兆以太网RGMⅡ接口,同时HPS可通过片内FPGA拓展出千兆以太网接口。为了实现高速IP数据的接入处理,提出了一种基于ALTERA Cyclone V芯片和千兆以太网物理层芯片的设计方案。实验结果表明,该方案可实现多路千兆以太网数据的接入,并对数据进行应用层处理。与其他千兆以太网接入处理电路相比,具有系统集成度高、性能稳定和功耗低的优点,拥有广阔的应用前景。 展开更多
关键词 soc fpga R.GMII 千兆以太网
下载PDF
基于SoC FPGA的文字分割系统设计 被引量:1
17
作者 邱德慧 汪洋 吴敏华 《液晶与显示》 CAS CSCD 北大核心 2016年第10期949-957,共9页
针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法... 针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法,实现了CMOS传感器的图像采集、SDRAM存储、双口RAM数据通信和VGA显示输出。同时,基于ARM的硬核处理系统(HPS)控制双口RAM读写图像数据,在HPS中实现图像的预处理和分水岭算法。实验结果表明:本系统具有较准确的文字分割效果,一幅图像实时文字分割的平均速度为0.87s,比基于PC机的matlab环境和NIOS Ⅱ的SOPC系统上实现速度分别提高了0.84倍和4.52倍。本系统具有设计灵活,速度快、可移植性强的优点,对实时图像采集与处理系统的研究提供参考意义。 展开更多
关键词 soc fpga 硬核处理系统 LINUX 文字分割 分水岭算法
下载PDF
FPGA SoC Based Multichannel Data Acquisition System with Network Control Module 被引量:1
18
作者 C. Rajasekaran R. Jeyabharath P. Veena 《Circuits and Systems》 2017年第2期53-75,共23页
Normally, Data acquisition (DAQ) is used to acquire the signals from different devices like sensors, transducers, actuators etc. The data acquisition is also used to analyze the signals, digitizing the signals and acq... Normally, Data acquisition (DAQ) is used to acquire the signals from different devices like sensors, transducers, actuators etc. The data acquisition is also used to analyze the signals, digitizing the signals and acquiring the signals from different inputs. The main drawbacks in data acquisition system are data storage, hardware size and remote monitoring. The System-on-Chip Field Programmable Gate Array (SoC-FPGA) is used in the proposed system in the aim to reduce the hardware and memory size. Further to provide remote monitoring with Ethernet/Wi-Fi, the Network Control Module (NCM) is integrated with Data acquisition and processing module for the communication between the systems. This developed system achieves high resolution with memory reduction, reduced hardware size, fast remote monitoring and control. It is used for real time processing in DAQ and signal processing. For fault tolerance and portability, the full system reconfigurability based FPGA acts as the best solution and the system can be reused with different configurations. The control of data acquisition and the subsequent management of data are coded in LabVIEW. LabVIEW tool is used to design and develop a four-channel Data Acquisition and Processing (DAQP) unit. National Instruments Data Acquisition (NIDAQ) and National Instruments Field Programmable Gate Array (NIFPGA) are used to test and implement the design for real time processing. This is designed to provide high accuracy, storage and portability. 展开更多
关键词 DAQ REAL Time Monitoring soc fpga MULTICHANNEL & Data Storage
下载PDF
用于CBM-TOF超级模块质量评估的SoC数据读出方法
19
作者 王竣如 曹平 +4 位作者 黄锡汝 李超 袁建辉 李嘉雯 安琪 《原子核物理评论》 CAS CSCD 北大核心 2019年第3期336-342,共7页
在高压缩重子物质(Compressed Baryonic Matter,CBM)实验中,多气隙电阻板室(Multi-gap Resistive Plate Chamber,MRPC)探测器被用于构建飞行时间(Time of Flight,TOF)谱仪。根据CBM实验需求,TOF谱仪被设计成由6种不同类型的超级模块构... 在高压缩重子物质(Compressed Baryonic Matter,CBM)实验中,多气隙电阻板室(Multi-gap Resistive Plate Chamber,MRPC)探测器被用于构建飞行时间(Time of Flight,TOF)谱仪。根据CBM实验需求,TOF谱仪被设计成由6种不同类型的超级模块构成的探测器墙。每个模块最多包含5块MRPC探测器,能提供320路电子学通道,单个模块的数据率高达6 Gbps。为了评估CBM-TOF超级模块的性能,本文提出了一种基于TCP/IP千兆以太网技术的数据读出方法。考虑到TCP/IP协议的复杂性,该方法利用Altera SoC FPGA从前端电子学接受数字化的时间数据,并通过千兆以太网并行地发送数据到DAQ软件。实验室测试结果表明,单个读出扣板全链路读出速率达到550 Mbps,能够用于CBM-TOF MRPC探测器质量评估。 展开更多
关键词 soc fpga 千兆以太网 读出电子学 CBM-TOF超级模块
原文传递
基于SoC的新型通用弹载计算机系统设计 被引量:1
20
作者 蒋晓东 于纪言 《电子技术应用》 2018年第11期33-36,共4页
为了解决现有制导武器中弹载计算机计算性能较弱和传感器底层数据交互复杂等问题,提高弹载计算机计算性能与硬件集成度,提出一种基于So C FPGA的新型通用弹载计算机设计方案。提出的So C FPGA通用弹载计算机硬件设计集成度显著提高,通... 为了解决现有制导武器中弹载计算机计算性能较弱和传感器底层数据交互复杂等问题,提高弹载计算机计算性能与硬件集成度,提出一种基于So C FPGA的新型通用弹载计算机设计方案。提出的So C FPGA通用弹载计算机硬件设计集成度显著提高,通过三种平台(ARM、DSP和So C FPGA)的运算耗时实验对比,在相同计算要求下,该弹载计算机并行运算加速方法运算耗时相较串行运算下降了一个数量级,为4 ms,得到较好的运算加速效果。结果表明,基于SoC FPGA的新型通用弹载计算机硬件集成度高、通用接口丰富,而且弹载程序运算满足现代武器制导的实时性与精确性要求。 展开更多
关键词 弹载计算机 通用接口 并行加速 socfpga HLS
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部