期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到10篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于CPS1848的SRIO总线交换模块设计 被引量：13
1
作者 马友科 《无线电工程》 2014年第10期73-76,共4页
随着处理器运算能力的不断提高,处理器之间的数据传输交换成为了制约系统性能的关键因素之一,在采用SRIO总线的数字信号并行处理系统中,SRIO总线交换模块就显得很重要。为了满足对高速数据交换的需求,基于CPS1848芯片,采用高性能的电源... 随着处理器运算能力的不断提高,处理器之间的数据传输交换成为了制约系统性能的关键因素之一,在采用SRIO总线的数字信号并行处理系统中,SRIO总线交换模块就显得很重要。为了满足对高速数据交换的需求,基于CPS1848芯片,采用高性能的电源模块和时钟模块,设计了一种SRIO总线交换模块。通过DSP与FPGA之间的数据传输实验,验证了SRIO交换模块进行数据传输的性能,并分析了实测值与理论值存在差异的原因,为高速信号处理平台的设计研制提供了技术支撑,也为信号处理方案设计提供了参考依据。 展开更多
关键词 srio总线 CPS1848 srio交换
下载PDF
基于SRIO总线的全交换路由设计与实现 被引量：7
2
作者 吕鹏 《无线电通信技术》 2017年第2期87-89,98,共4页
针对现代社会对数据传输速率要求的不断提升,现有的传输方式如PCI总线、PCI Express总线及千兆网等,已经不能满足技术的需求。因此,采用了一种新型的传输方式,利用SRIO总线的高速特性和交换芯片多端口的灵活性,对不同种类的设备节点(DSP... 针对现代社会对数据传输速率要求的不断提升,现有的传输方式如PCI总线、PCI Express总线及千兆网等,已经不能满足技术的需求。因此,采用了一种新型的传输方式,利用SRIO总线的高速特性和交换芯片多端口的灵活性,对不同种类的设备节点(DSP、FPGA、PowerPC)进行网状结构的拓扑互联,实现数据高速和灵活传输的目的。主要介绍了在一个拓扑网络内部DSP、FPGA和PowerPC设备节点的SRIO配置方式及网络中全拓扑系统的实现过程,并对该系统进行了速率和正确性测试,为实时数据处理技术提供了必要的技术基础。 展开更多
关键词 srio总线 全交换路由 交换芯片 POWERPC
下载PDF
基于AXI总线串行RapidIO端点控制器的FPGA实现 被引量：8
3
作者 陈宏铭 李蕾 +3 位作者 姚益武 张巍 程玉华 安辉耀 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2014年第4期697-703,共7页
针对现代高性能嵌入式系统高速串行RapidIO(SRIO)信号接入的应用需求,提出一种基于AXI总线的SRIO端点控制器IP核设计方案。以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件,利用硬件设计实现SRIO接口电路。该方案采用合理的硬件结构... 针对现代高性能嵌入式系统高速串行RapidIO(SRIO)信号接入的应用需求,提出一种基于AXI总线的SRIO端点控制器IP核设计方案。以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件,利用硬件设计实现SRIO接口电路。该方案采用合理的硬件结构,能够提高信息采集和输出的时效性。此外,AXI总线能够使SRIO端点控制器IP核更方便地集成到SoC芯片中,可以在片内提供更高的数据传输带宽。利用SRIO协议实现的FPGA内置多DSP IP核,读写操作速率能稳定地达到每通道3.125 Gb/s,表明所提出的IP具有高性能。 展开更多
关键词 串行RAPIDIO AXI总线 PIPE IP核
下载PDF
基于中标麒麟操作系统的SRIO路由设计与实现 被引量：3
4
作者 吕鹏 赵润卓 +1 位作者 王春燕 汤新广 《无线电工程》 北大核心 2021年第6期492-497,共6页
随着国家加快国产化系统软件的普及速度,越来越多的先进技术在国产平台上得到应用,其中在中标操作系统上使用SRIO串行总线进行路由配置及高速数据传输就是其中之一。在VPX通用平台,利用国产中标麒麟操作系统对桥芯片TSI721、交换芯片CPS... 随着国家加快国产化系统软件的普及速度,越来越多的先进技术在国产平台上得到应用,其中在中标操作系统上使用SRIO串行总线进行路由配置及高速数据传输就是其中之一。在VPX通用平台,利用国产中标麒麟操作系统对桥芯片TSI721、交换芯片CPS1848和单片机互相配合,对平台内的所有具有SRIO总线的芯片进行路由配置,实现高速、灵活的数据传输。通过单片机实现上电后对板卡内SRIO速率,交换芯片端口复位等功能的配置,麒麟操作系统利用维护包进行路由配置实现对VPX平台下板内及板间的SRIO路由配置,并对SIRO端口速率、状态及各节点芯片间速率进行了详细地测试。 展开更多
关键词 中标麒麟操作系统 单片机 TSI721 CPS1848 srio总线
下载PDF
一种弹载设备快速软件在线升级设计与实现
5
作者 姜艳娜 许彦章 +2 位作者 李媛媛 陈道锦 李伯达 《电子技术应用》 2023年第6期109-113,共5页
针对弹载设备在装弹条件下内部软件数量多、规模大、升级时间长且分散到多个模块、拆装困难等问题,提出了一种基于1553B总线结合SRIO高速串口的远程软件在线升级方法,描述其系统组成和工作原理,给出远程在线升级方法和实现的具体流程。... 针对弹载设备在装弹条件下内部软件数量多、规模大、升级时间长且分散到多个模块、拆装困难等问题,提出了一种基于1553B总线结合SRIO高速串口的远程软件在线升级方法,描述其系统组成和工作原理,给出远程在线升级方法和实现的具体流程。该方法有效解决了全弹状态弹载复杂单机软件的高可靠性、高吞吐速率的在线升级需求和软件维护,实际应用中具有灵活性、可靠性和高数据率等优点。 展开更多
关键词 复杂单机 1553B总线 srio总线 远程在线升级
下载PDF
一种基于VPX总线的频谱监测设备设计方法 被引量：2
6
作者 冯占群 赵红训 《通信对抗》 2017年第1期46-48,60,共4页
针对当前通信系统对频谱监测设备提出的更高要求,提出了一种基于VPX总线的频谱监测设备设计方法。该方法基于标准化、通用化和模块化的设计理念,采用了VPX总线技术,大幅提升了内部数据传输速度和信号处理能力;设备软件自动加载和硬件可... 针对当前通信系统对频谱监测设备提出的更高要求,提出了一种基于VPX总线的频谱监测设备设计方法。该方法基于标准化、通用化和模块化的设计理念,采用了VPX总线技术,大幅提升了内部数据传输速度和信号处理能力;设备软件自动加载和硬件可重构可扩展的特性,又大大提高了对信号的监测分析能力和并行处理能力,充分适应了未来新形势下复杂电磁环境频谱监测需求。 展开更多
关键词 频谱监测 VPX总线 srio 可重构 标准化 通用化
下载PDF
基于SRIO总线的高性能嵌入式并行处理模型研究 被引量：1
7
作者 罗殊彦 朱怡安 +1 位作者 王子芃 王仲轩 《西北工业大学学报》 EI CAS CSCD 北大核心 2017年第6期1059-1063,共5页
针对嵌入式系统所处理任务日益复杂,难以满足安全关键任务的执行时间需求问题,提出了一种高性能嵌入式并行处理模型(HPEPPM)。模型可分为3层。底层传输层通过使用SRIO(serial rapid I/O)总线,替代传统的以太网进行板间通信,以提高传输效... 针对嵌入式系统所处理任务日益复杂,难以满足安全关键任务的执行时间需求问题,提出了一种高性能嵌入式并行处理模型(HPEPPM)。模型可分为3层。底层传输层通过使用SRIO(serial rapid I/O)总线,替代传统的以太网进行板间通信,以提高传输效率,降低通信延迟。中间层为MPI接口层,使用MPI协议进行并行处理,以加快任务执行时间。最上层为应用层,用于执行具体的任务。通过执行HPL测试程序的方式,对模型进行了多个指标的测试,测试结果优于传统模式。 展开更多
关键词 高性能嵌入式系统 并行处理模型 srio总线 MPI HPEPPM
下载PDF
FMQL平台多节点多协议的SRIO总线技术
8
作者 孙殿杰 《单片机与嵌入式系统应用》 2023年第12期67-71,75,共6页
随着航空电子领域技术的不断发展以及对内部总线速率要求的不断提升,SRIO总线在其中承担着越来越重要的角色,多种处理器(如PowerPC、DSP等)均具备实现SRIO节点的功能,但这些处理器无法满足国产化需求。上海复旦微自主研发的FMQL系列可... 随着航空电子领域技术的不断发展以及对内部总线速率要求的不断提升,SRIO总线在其中承担着越来越重要的角色,多种处理器(如PowerPC、DSP等)均具备实现SRIO节点的功能,但这些处理器无法满足国产化需求。上海复旦微自主研发的FMQL系列可编程融合芯片得到了广泛应用,但其不具备完备的SRIO总线实现方案。本文基于FMQL平台研究了支持多协议混合收发的SRIO总线技术,同时使得单芯片可提供16个SRIO节点,每个节点可以与32个其他节点进行通信,并搭建了硬件测试环境,验证了本技术的可靠性与稳定性。 展开更多
关键词 FMQL平台 srio总线 RapidIO交换芯片
下载PDF
SRIO在某无线通信系统中的应用 被引量：1
9
作者 万毅 袁议玲 《微处理机》 2018年第6期54-57,共4页
随着处理器运算能力的不断提高,处理器间的数据传输成为了限制系统性能的关键性因素,在采用SRIO总线的数字信号并行处理的系统中,SRIO总线交换模块显得格外重要。为满足嵌入式系统中板内多数字信号处理器间高速数据传输的技术需求,设计... 随着处理器运算能力的不断提高,处理器间的数据传输成为了限制系统性能的关键性因素,在采用SRIO总线的数字信号并行处理的系统中,SRIO总线交换模块显得格外重要。为满足嵌入式系统中板内多数字信号处理器间高速数据传输的技术需求,设计某无线通信系统,其业务净荷达300Mb/s,DSP与FPGA之间有超过3Gb/s的数据传输,因此需要采用高速接口。本系统采用SRIO接口来实现数据高速传输,利用FPGA内的高速串行通信接口GTX,实现SRIO通信协议,与DSP之间的SRIO接口模块进行高速传输,再通过射频传到对端设备。测试结果显示,此系统能完全满足设计要求,并具有可靠性高、移植性强、升级简单,易于工程实现的优点。 展开更多
关键词 srio技术 高速串行总线 FPGA技术 数据传输
下载PDF
一种SRIO交换器内部网络设计 被引量：1
10
作者 胡孔阳 韩琼磊 顾大晔 《微电子学与计算机》 CSCD 北大核心 2018年第9期10-13,共4页
针对SRIO交换器数据通路的特点,提出了一种交换器内部的互连网络设计.重点解决了实现交换网络的三个问题:1.SRIO端点与端点的跨时钟域转换;2.SRIO传输层包的组合与拆分;3.多个源端点向同一个目的端点请求时的仲裁.使用VerdilogHDL对设... 针对SRIO交换器数据通路的特点,提出了一种交换器内部的互连网络设计.重点解决了实现交换网络的三个问题:1.SRIO端点与端点的跨时钟域转换;2.SRIO传输层包的组合与拆分;3.多个源端点向同一个目的端点请求时的仲裁.使用VerdilogHDL对设计进行了描述,同时设计了SRIO端点模型并与之互连,对交叉网络进行随机测试,通过自动化比对收、发端点的数据包验证设计的正确性.经过验证,本设计可以利用SRIO端点控制器IP基于ASIC或FPGA构建SRIO交换器. 展开更多
关键词 srio交换器 交换网络 传输层包 跨时钟域 仲裁
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部