期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
微型弹载冲击信号记录仪设计 被引量:9
1
作者 李金强 李杰 +1 位作者 张德彪 赵计贺 《中北大学学报(自然科学版)》 CAS 2020年第4期305-309,共5页
针对炮弹在发射及侵彻过程中对高速冲击信号测量的需求,设计了一种基于eMMC存储器的微型弹载冲击信号记录仪.该记录仪以FPGA为主控芯片控制高速A/D转换器,实现4路冲击传感器信号的高速采集,并通过SRAM缓存后写入eMMC存储单元.记录仪可实... 针对炮弹在发射及侵彻过程中对高速冲击信号测量的需求,设计了一种基于eMMC存储器的微型弹载冲击信号记录仪.该记录仪以FPGA为主控芯片控制高速A/D转换器,实现4路冲击传感器信号的高速采集,并通过SRAM缓存后写入eMMC存储单元.记录仪可实现4路10 MS/s采样速率的模拟信号采集,并可将80 MB/s的数据实时存储,同时其具有体积小、功耗低等优点,有利于抗高过载防护.试验结果表明,该记录仪能够完整记录30000 g左右峰值、22μs脉宽高速冲击信号波形,测试误差仅为5.36%,能够满足高速冲击信号测量精度要求. 展开更多
关键词 高速冲击信号 eMMC 高速采集 sram缓存
下载PDF
一种应用于CMOS图像传感器的逐行转隔行数据缓存方法 被引量:3
2
作者 任思伟 祝晓笑 +1 位作者 张婷婷 刘昌举 《半导体光电》 CAS 北大核心 2016年第3期440-444,共5页
从结构设计和方法优化入手,提出了基于双SRAM缓存结构并采用乒乓读写原理的CMOS图像传感器逐行转隔行数据缓存方法。该方法采用两组SRAM作为缓存,并利用乒乓读写原理,抽取逐行数据中奇数帧周期的奇数行作为隔行数据的奇数场,抽取逐行数... 从结构设计和方法优化入手,提出了基于双SRAM缓存结构并采用乒乓读写原理的CMOS图像传感器逐行转隔行数据缓存方法。该方法采用两组SRAM作为缓存,并利用乒乓读写原理,抽取逐行数据中奇数帧周期的奇数行作为隔行数据的奇数场,抽取逐行数据中偶数帧周期的偶数行作为隔行数据的偶数场,最终实现CMOS图像传感器逐行数据到奇偶隔行数据的转换。相比传统的采用片外帧存储处理方式,极大地减小了存储面积,便于实现与CMOS图像传感器的单芯片集成,降低了成本,同时也极大地降低了电路工作时的存储读写功耗。 展开更多
关键词 逐行转隔行 sram缓存 乒乓读写 CMOS图像传感器
下载PDF
解决线阵CCD大幅面扫描仪USB传输图像失真的新方法 被引量:1
3
作者 骆才华 叶玉堂 +6 位作者 刘霖 刘娟秀 贾宏宇 王平 别俊峰 徐文涛 郝霞 《电子器件》 CAS 北大核心 2013年第1期33-37,共5页
提出了基于写优先FIFO(First In First Out,先进先出)结构的SRAM缓存法,解决了线阵CCD(Charge Coupled Device,电荷耦合元件)大幅面扫描仪USB(Universal Serial Bus,通用串行总线)传输中图像失真的难题,制作了国内第一台高速线阵CCD大... 提出了基于写优先FIFO(First In First Out,先进先出)结构的SRAM缓存法,解决了线阵CCD(Charge Coupled Device,电荷耦合元件)大幅面扫描仪USB(Universal Serial Bus,通用串行总线)传输中图像失真的难题,制作了国内第一台高速线阵CCD大幅面扫描仪。该方法的基本原理是通过在USB传输模块前端增加大缓存,保证USB传输间歇期间,来自线阵CCD传感器的数据被全部保存。实验结果证明,改进后的线阵CCD大幅面扫描仪工作在600 DPI分辨率,1 200 Hz行频,USB传输速度达到256 Mbit/s时,未出现图像失真。据我们所知,该改进方法,国内、外文献未见报道。 展开更多
关键词 大幅面扫描仪 线阵CCD传感器 USB批量传输 图像失真 sram缓存机制
下载PDF
一种利用缓存技术降低视频编解码芯片外部访问带宽的方法
4
作者 邵瑾 方琼 《集成电路应用》 2018年第7期6-9,共4页
降低视频编解码芯片外部访问带宽是视频编解码芯片架构设计的一个重要挑战。针对视频编解码的去方块滤波算法(DBK)阶段,利用片上SRAM缓存技术,有效地降低了芯片外存访问带宽。根据多种视频编解码标准,包括HEVC、H.264、AVS2等,给出了所... 降低视频编解码芯片外部访问带宽是视频编解码芯片架构设计的一个重要挑战。针对视频编解码的去方块滤波算法(DBK)阶段,利用片上SRAM缓存技术,有效地降低了芯片外存访问带宽。根据多种视频编解码标准,包括HEVC、H.264、AVS2等,给出了所需片上缓存的大小映射公式,和芯片外存访问带宽降低的理论值和实验值。 展开更多
关键词 集成电路设计 视频 编解码 带宽 片上sram缓存
下载PDF
基于FPGA和USB接口的内燃机数据采集系统设计 被引量:4
5
作者 汤东 张明 《仪表技术与传感器》 CSCD 北大核心 2015年第3期53-55,共3页
针对传统内燃机数据采集系统采用ISA、PCI卡插卡等固定方式对内燃机工作过程进行数据采集和分析,提出一种即插即用便携式的内燃机测量系统。系统使用FPGA作为主控芯片,实现对A/D转换芯片的控制,双SRAM构成乒乓缓存器的控制以及对USB芯... 针对传统内燃机数据采集系统采用ISA、PCI卡插卡等固定方式对内燃机工作过程进行数据采集和分析,提出一种即插即用便携式的内燃机测量系统。系统使用FPGA作为主控芯片,实现对A/D转换芯片的控制,双SRAM构成乒乓缓存器的控制以及对USB芯片读写控制。通过USB驱动程序和VB6.0实现上位机数据处理与储存的功能。 展开更多
关键词 ADS8364 USB接口 FPGA 内燃机数据采集 sram乒乓缓存
下载PDF
基于SRAM和PRAM混合主存设计
6
作者 姚英彪 陈越佳 《计算机工程与应用》 CSCD 北大核心 2016年第13期69-75,共7页
由于DRAM芯片超高的静态功耗,使得利用DRAM构建高性能计算机系统中的大容量主存遇到能耗过大问题,这激发了对新型大容量主存结构的研究。针对上述问题,设计了一种基于SRAM和PRAM的混合主存系统,该系统将SRAM作为PRAM的专用写缓存,并将... 由于DRAM芯片超高的静态功耗,使得利用DRAM构建高性能计算机系统中的大容量主存遇到能耗过大问题,这激发了对新型大容量主存结构的研究。针对上述问题,设计了一种基于SRAM和PRAM的混合主存系统,该系统将SRAM作为PRAM的专用写缓存,并将改进后的LRFU算法应用到SRAM写缓存,从而在对主存系统性能影响不大的前提下,有效降低主存系统的能耗和延长PRAM的可用时间。仿真结果显示,所设计的混合存储结构的能耗-延时积(EDP)为纯DRAM存储结构的40%;此外,与纯PRAM存储结构相比,可使PRAM的写操作次数下降28.5%,与将SRAM作为Cache相比,PRAM写次数下降13%。 展开更多
关键词 混合存储器 PRAM存储器 sram缓存 低功耗 写操作次数 替换算法
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部