期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
RTL组合电路描述的Verilog HDL编译器的设计
被引量：
1
1
作者
陈骥
邝继顺
张大方
《湖南大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2001年第4期99-103,共5页
设计了一个针对 ISCAS 85/89Benchmark,用于 RTL组合电路 Verilog HDL描述的编译器。这个编译器可以作为 RTL电路测试研究的辅助工具。在对 Verilog HDL和 RTL描述的特点进行分析的基础上 ,阐述了该编译器解析 Verilog HDL描述、创建功...
设计了一个针对 ISCAS 85/89Benchmark,用于 RTL组合电路 Verilog HDL描述的编译器。这个编译器可以作为 RTL电路测试研究的辅助工具。在对 Verilog HDL和 RTL描述的特点进行分析的基础上 ,阐述了该编译器解析 Verilog HDL描述、创建功能模块类库和将 RTL描述转化为无层次分块的门级描述的基本原理 ,提出了主要问题的解决策略。
展开更多
关键词
VERILOGHDL
ISCAS85/89Benchmark
寄存器传送级描述
编译器
电路
测试
rtl
组合
电路
设计
下载PDF
职称材料
题名
RTL组合电路描述的Verilog HDL编译器的设计
被引量：
1
1
作者
陈骥
邝继顺
张大方
机构
湖南大学计算机科学系
出处
《湖南大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2001年第4期99-103,共5页
基金
国家自然科学基金项目 ( 697330 1 0
699730 1 6)
文摘
设计了一个针对 ISCAS 85/89Benchmark,用于 RTL组合电路 Verilog HDL描述的编译器。这个编译器可以作为 RTL电路测试研究的辅助工具。在对 Verilog HDL和 RTL描述的特点进行分析的基础上 ,阐述了该编译器解析 Verilog HDL描述、创建功能模块类库和将 RTL描述转化为无层次分块的门级描述的基本原理 ,提出了主要问题的解决策略。
关键词
VERILOGHDL
ISCAS85/89Benchmark
寄存器传送级描述
编译器
电路
测试
rtl
组合
电路
设计
Keywords
Verilog HDL
ISCAS 85/89 Benchmarks
rtl
compile
ATPG
分类号
TN791 [电子电信—电路与系统]
TN707
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
RTL组合电路描述的Verilog HDL编译器的设计
陈骥
邝继顺
张大方
《湖南大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2001
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
