直接数字频率合成器是信号源的核心,也是目前的一个研究热点。本文介绍了直接数字频率合成器(direct digital frequency synthesizer,DDFS)的工作原理;详细介绍了基于泰勒级数的线性插值法减少ROM使用量的原理,研究了基于该方法的直接...直接数字频率合成器是信号源的核心,也是目前的一个研究热点。本文介绍了直接数字频率合成器(direct digital frequency synthesizer,DDFS)的工作原理;详细介绍了基于泰勒级数的线性插值法减少ROM使用量的原理,研究了基于该方法的直接数字频率合成器的实现电路。对电路原理进行了分析并进行了仿真,仿真结果验证了基于泰勒级数的线性插值法可有效的减少ROM的使用量。最后分析并讨论了电路各参数对DDFS频谱纯度的影响。展开更多
在研究传统频率合成器理论的基础上,提出了一种改进的直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS);研究了使用FPGA Statix Ⅱ系列芯片,实现32位DDS的设计方法;给出了1/4查找表压缩;采用了注入相位抖动等优化...在研究传统频率合成器理论的基础上,提出了一种改进的直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS);研究了使用FPGA Statix Ⅱ系列芯片,实现32位DDS的设计方法;给出了1/4查找表压缩;采用了注入相位抖动等优化方法;并且分析了DDS输出频谱杂散的误差来源。实验结果表明,改进后的DDS在产生高精度正弦波的同时,其无杂散动态范围可以改善9个dB,达到90dB。展开更多
完成了一种基于ROM结构的直接数字频率合成器(Direct Digital Synthesizer,DDS)的ASIC设计。其中累加器采用进位链和流水线相结合的方式,提高了工作频率的同时降低了资源占用率;ROM模块应用以正弦函数1/4波形对称性为基础,并结合Hutchi...完成了一种基于ROM结构的直接数字频率合成器(Direct Digital Synthesizer,DDS)的ASIC设计。其中累加器采用进位链和流水线相结合的方式,提高了工作频率的同时降低了资源占用率;ROM模块应用以正弦函数1/4波形对称性为基础,并结合Hutchison相交分离法的改进压缩算法,压缩率达到49倍,降低了芯片的功耗和面积。基于SMIC 0.18μm CMOS工艺库完成了后端物理设计和后仿真。该DDS功耗低,面积小,频率分辨率高,可作为高质量的信号源应用于4G移动通信中。展开更多
文摘直接数字频率合成器是信号源的核心,也是目前的一个研究热点。本文介绍了直接数字频率合成器(direct digital frequency synthesizer,DDFS)的工作原理;详细介绍了基于泰勒级数的线性插值法减少ROM使用量的原理,研究了基于该方法的直接数字频率合成器的实现电路。对电路原理进行了分析并进行了仿真,仿真结果验证了基于泰勒级数的线性插值法可有效的减少ROM的使用量。最后分析并讨论了电路各参数对DDFS频谱纯度的影响。
文摘在研究传统频率合成器理论的基础上,提出了一种改进的直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS);研究了使用FPGA Statix Ⅱ系列芯片,实现32位DDS的设计方法;给出了1/4查找表压缩;采用了注入相位抖动等优化方法;并且分析了DDS输出频谱杂散的误差来源。实验结果表明,改进后的DDS在产生高精度正弦波的同时,其无杂散动态范围可以改善9个dB,达到90dB。
文摘完成了一种基于ROM结构的直接数字频率合成器(Direct Digital Synthesizer,DDS)的ASIC设计。其中累加器采用进位链和流水线相结合的方式,提高了工作频率的同时降低了资源占用率;ROM模块应用以正弦函数1/4波形对称性为基础,并结合Hutchison相交分离法的改进压缩算法,压缩率达到49倍,降低了芯片的功耗和面积。基于SMIC 0.18μm CMOS工艺库完成了后端物理设计和后仿真。该DDS功耗低,面积小,频率分辨率高,可作为高质量的信号源应用于4G移动通信中。
