期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
6
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的RISC微处理器设计
被引量：
1
1
作者
陈剑锋
学江煜
郭湘津
《机电信息》
2022年第10期22-26,共5页
针对传统CISC指令集复杂、硬件开发难度大、运行效率低、体系架构复杂等关键技术问题,设计了一种基于FPGA的32位RISC微处理器。通过分析微处理器的基本架构和流水线数据处理方法,基于VIVADO软件对所设计的RISC微处理器的软核进行了功能...
针对传统CISC指令集复杂、硬件开发难度大、运行效率低、体系架构复杂等关键技术问题,设计了一种基于FPGA的32位RISC微处理器。通过分析微处理器的基本架构和流水线数据处理方法,基于VIVADO软件对所设计的RISC微处理器的软核进行了功能仿真验证,采用XC7A75T芯片为控制核心,完成了RISC处理器系统硬件搭建。仿真结果表明,所设计的RISC-CPU运行稳定,效率高,层次合理,能实现各种指令的预期功能,指令执行速度快,达到了预期设计目标。
展开更多
关键词
FPGA
risc
-
cpu
MIPS指令集
流水线
嵌入式
下载PDF
职称材料
RISC-CPU的设计
2
作者
孙彦钦
《魅力中国》
2010年第4X期50-51,共2页
本课题设计的RISC_CPU遵循了RISC机器的一般原则,指令条数少而高效选取了使用频度较高的8种指令LDA、STO、JMP、ADD、AND、XOR、SKZ、HLT。寻址方式一律采用直接寻址方式,大量采用寄存器速度、指令的解释采用硬布线逻辑控制等等,这些RIS...
本课题设计的RISC_CPU遵循了RISC机器的一般原则,指令条数少而高效选取了使用频度较高的8种指令LDA、STO、JMP、ADD、AND、XOR、SKZ、HLT。寻址方式一律采用直接寻址方式,大量采用寄存器速度、指令的解释采用硬布线逻辑控制等等,这些RISC-CPU模块都采用Ver-ilogHDL描述。
展开更多
关键词
risc
_
cpu
VERILOG
HDL
TOP-DOWN
下载PDF
职称材料
基于FPGA的RISC CPU设计
被引量：
4
3
作者
龙惠民
吴静
《兵工自动化》
2006年第12期86-87,92,共3页
基于FPGA的RISC CPU系统,以RISC CPU为核心,FPGA为目标芯片,RISC CPU与存储器使用WISHBONE总线接口。采用高速缓存、主存和虚拟存储器三级层次体系,以哈佛结构满足同时钟周期内同时处理取指令和读写数据的请求。其Cache系统含标志寄存...
基于FPGA的RISC CPU系统,以RISC CPU为核心,FPGA为目标芯片,RISC CPU与存储器使用WISHBONE总线接口。采用高速缓存、主存和虚拟存储器三级层次体系,以哈佛结构满足同时钟周期内同时处理取指令和读写数据的请求。其Cache系统含标志寄存器、数据寄存器和状态机。当CPU读取Cache的数据时,先将物理地址的最高位与标志存储器中对应地址标签比较。判断是否将数据总线直接传送给CPU。
展开更多
关键词
risc
cpu
FPGA
三级层次存储体系
WISHBOEN接口
下载PDF
职称材料
RISC CPU的边界扫描电路设计与实现
被引量：
2
4
作者
孙奇燕
林伟
《国外电子测量技术》
2008年第10期53-56,共4页
随着集成电路设计规模不断地扩大、复杂性不断地提高,芯核的可测性已成为设计中不可忽视的环节。边界扫描测试技术作为其中一种方法已被广泛地接受和使用。它能够有效地缩短测试施加时间,提高故障诊断率。本文讨论了边界扫描电路的基本...
随着集成电路设计规模不断地扩大、复杂性不断地提高,芯核的可测性已成为设计中不可忽视的环节。边界扫描测试技术作为其中一种方法已被广泛地接受和使用。它能够有效地缩短测试施加时间,提高故障诊断率。本文讨论了边界扫描电路的基本结构和测试思想,设计并实现了RISC CPU中的边界扫描电路,电路结构采用Verilog HDL描述,最后使用Modelsim进行仿真并给出仿真结果。
展开更多
关键词
边界扫描
risc
cpu
可测性设计
IEEE标准1149.1
下载PDF
职称材料
方舟CPU在地震数据采集器中的应用
被引量：
2
5
作者
李江
薛兵
王洪体
《地震地磁观测与研究》
2006年第3期73-76,共4页
文章从分析地震数据采集器的发展入手,提出了使用方舟CPU来提高地震数据采集器网络化和智能化水平的方案,并详细介绍了方舟CPU的结构、功能和特点,以及使用方舟CPU设计的地震数据采集器。
关键词
方舟
risc
cpu
地震观测
数据采集器
下载PDF
职称材料
一种带有流水线追踪器的JTAG ICE调试电路设计
被引量：
6
6
作者
沈沙
沈泊
章倩苓
《微电子学与计算机》
CSCD
北大核心
2004年第7期139-142,共4页
针对复旦大学自主开发的32位RISCCPU,设计了相应JTAG调试电路(In-CircuitEmulator)。为解决此RISCCPU中5级流水线导致的断点误停的问题,提出了一种新颖的带有分支预测功能的电路结构─“流水线追踪器”。此JTAG调试电路与IEEE1149.1标...
针对复旦大学自主开发的32位RISCCPU,设计了相应JTAG调试电路(In-CircuitEmulator)。为解决此RISCCPU中5级流水线导致的断点误停的问题,提出了一种新颖的带有分支预测功能的电路结构─“流水线追踪器”。此JTAG调试电路与IEEE1149.1标准兼容,具有设置断点、单步、查看或修改CPU寄存器/内存空间、在线FLASH编程等多种功能。
展开更多
关键词
嵌入式
risc
cpu
JTAG
ICE
调试电路
流水线
流水线追踪器
下载PDF
职称材料
题名
基于FPGA的RISC微处理器设计
被引量：
1
1
作者
陈剑锋
学江煜
郭湘津
机构
泉州信息工程学院
出处
《机电信息》
2022年第10期22-26,共5页
基金
福建省中青年教师教育科研项目(科技类)(JAT210549)。
文摘
针对传统CISC指令集复杂、硬件开发难度大、运行效率低、体系架构复杂等关键技术问题,设计了一种基于FPGA的32位RISC微处理器。通过分析微处理器的基本架构和流水线数据处理方法,基于VIVADO软件对所设计的RISC微处理器的软核进行了功能仿真验证,采用XC7A75T芯片为控制核心,完成了RISC处理器系统硬件搭建。仿真结果表明,所设计的RISC-CPU运行稳定,效率高,层次合理,能实现各种指令的预期功能,指令执行速度快,达到了预期设计目标。
关键词
FPGA
risc
-
cpu
MIPS指令集
流水线
嵌入式
分类号
TP302.2 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
RISC-CPU的设计
2
作者
孙彦钦
机构
贵州大学科技学院
出处
《魅力中国》
2010年第4X期50-51,共2页
文摘
本课题设计的RISC_CPU遵循了RISC机器的一般原则,指令条数少而高效选取了使用频度较高的8种指令LDA、STO、JMP、ADD、AND、XOR、SKZ、HLT。寻址方式一律采用直接寻址方式,大量采用寄存器速度、指令的解释采用硬布线逻辑控制等等,这些RISC-CPU模块都采用Ver-ilogHDL描述。
关键词
risc
_
cpu
VERILOG
HDL
TOP-DOWN
分类号
TP332 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
基于FPGA的RISC CPU设计
被引量：
4
3
作者
龙惠民
吴静
机构
西南科技大学信息与控制工程学院
出处
《兵工自动化》
2006年第12期86-87,92,共3页
基金
西南科技大学2006年重点科研项目(2006004044)
文摘
基于FPGA的RISC CPU系统,以RISC CPU为核心,FPGA为目标芯片,RISC CPU与存储器使用WISHBONE总线接口。采用高速缓存、主存和虚拟存储器三级层次体系,以哈佛结构满足同时钟周期内同时处理取指令和读写数据的请求。其Cache系统含标志寄存器、数据寄存器和状态机。当CPU读取Cache的数据时,先将物理地址的最高位与标志存储器中对应地址标签比较。判断是否将数据总线直接传送给CPU。
关键词
risc
cpu
FPGA
三级层次存储体系
WISHBOEN接口
Keywords
risc
cpu
FPGA
Three-hierarchy memory system
WISHBONE interface
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
RISC CPU的边界扫描电路设计与实现
被引量：
2
4
作者
孙奇燕
林伟
机构
福州大学福建省微电子集成电路重点实验室
福建农林大学计算机与信息学院 福州
出处
《国外电子测量技术》
2008年第10期53-56,共4页
文摘
随着集成电路设计规模不断地扩大、复杂性不断地提高,芯核的可测性已成为设计中不可忽视的环节。边界扫描测试技术作为其中一种方法已被广泛地接受和使用。它能够有效地缩短测试施加时间,提高故障诊断率。本文讨论了边界扫描电路的基本结构和测试思想,设计并实现了RISC CPU中的边界扫描电路,电路结构采用Verilog HDL描述,最后使用Modelsim进行仿真并给出仿真结果。
关键词
边界扫描
risc
cpu
可测性设计
IEEE标准1149.1
Keywords
boundary-scan
risc
cpu
the design for testability
IEEE std. 1149. 1
分类号
TN407 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
方舟CPU在地震数据采集器中的应用
被引量：
2
5
作者
李江
薛兵
王洪体
机构
中国地震局地震预测研究所
出处
《地震地磁观测与研究》
2006年第3期73-76,共4页
基金
国家"十五"项目
文摘
文章从分析地震数据采集器的发展入手,提出了使用方舟CPU来提高地震数据采集器网络化和智能化水平的方案,并详细介绍了方舟CPU的结构、功能和特点,以及使用方舟CPU设计的地震数据采集器。
关键词
方舟
risc
cpu
地震观测
数据采集器
Keywords
ARCA,
risc
cpu
, earthquake observation, earthquake data acquisition system
分类号
P315.62 [天文地球—地震学]
下载PDF
职称材料
题名
一种带有流水线追踪器的JTAG ICE调试电路设计
被引量：
6
6
作者
沈沙
沈泊
章倩苓
机构
复旦大学专用集成电路与系统国家重点实验室
出处
《微电子学与计算机》
CSCD
北大核心
2004年第7期139-142,共4页
基金
国家863项目基金资助(2002A1Z1060)
文摘
针对复旦大学自主开发的32位RISCCPU,设计了相应JTAG调试电路(In-CircuitEmulator)。为解决此RISCCPU中5级流水线导致的断点误停的问题,提出了一种新颖的带有分支预测功能的电路结构─“流水线追踪器”。此JTAG调试电路与IEEE1149.1标准兼容,具有设置断点、单步、查看或修改CPU寄存器/内存空间、在线FLASH编程等多种功能。
关键词
嵌入式
risc
cpu
JTAG
ICE
调试电路
流水线
流水线追踪器
Keywords
Embedded
risc
cpu
,JTAG,ICE debugging circuit,Pipeline,Pipeline tracer
分类号
TN7 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的RISC微处理器设计
陈剑锋
学江煜
郭湘津
《机电信息》
2022
1
下载PDF
职称材料
2
RISC-CPU的设计
孙彦钦
《魅力中国》
2010
0
下载PDF
职称材料
3
基于FPGA的RISC CPU设计
龙惠民
吴静
《兵工自动化》
2006
4
下载PDF
职称材料
4
RISC CPU的边界扫描电路设计与实现
孙奇燕
林伟
《国外电子测量技术》
2008
2
下载PDF
职称材料
5
方舟CPU在地震数据采集器中的应用
李江
薛兵
王洪体
《地震地磁观测与研究》
2006
2
下载PDF
职称材料
6
一种带有流水线追踪器的JTAG ICE调试电路设计
沈沙
沈泊
章倩苓
《微电子学与计算机》
CSCD
北大核心
2004
6
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
