期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
PCIe信号完整性与优化措施分析
1
作者
汪红梅
吴忠良
汪红力
《移动信息》
2024年第7期389-394,共6页
作为高速串行总线技术的最新进展,PCIe 4.0对现代计算机系统的性能至关重要。然而,其高速的数据传输给信号完整性带来了巨大挑战。文中聚焦于PCIe 4.0信号的完整性,提出了一种创新的优化措施,采用一种新型模型和仿真策略,利用POWERSI构...
作为高速串行总线技术的最新进展,PCIe 4.0对现代计算机系统的性能至关重要。然而,其高速的数据传输给信号完整性带来了巨大挑战。文中聚焦于PCIe 4.0信号的完整性,提出了一种创新的优化措施,采用一种新型模型和仿真策略,利用POWERSI构建了×4 PCIe 4.0链路模型,并在ADS环境中进行了多域仿真。仿真结果显示,8对差分信号的回波损耗低于-6 dB,插入损耗高于-28 dB,眼图参数完全符合PCIe 4.0标准,确保了信号质量。与传统方法相比,该方法显著提高了仿真的可靠性和准确性,为PCIe 4.0信号完整性的分析与优化提供了新的途径。
展开更多
关键词
pcie
4
.0
信号完整性
损耗
优化
下载PDF
职称材料
HBA卡的PCIe4.0信号完整性设计与实现
被引量：
1
2
作者
楼向雄
高羽
+1 位作者
张廷锴
刘天航
《杭州电子科技大学学报（自然科学版）》
2023年第2期1-7,共7页
针对封装基板信号完整的主机总线适配器(Host Bus Adapter,HBA)芯片,设计了一款PCIe4.0×4Lane/SAS3.0/SATA3.0印刷电路板(Printed Circuit Board,PCB)。为了保证高速串行计算机扩展总线标准(Peripheral Component Interconnect Exp...
针对封装基板信号完整的主机总线适配器(Host Bus Adapter,HBA)芯片,设计了一款PCIe4.0×4Lane/SAS3.0/SATA3.0印刷电路板(Printed Circuit Board,PCB)。为了保证高速串行计算机扩展总线标准(Peripheral Component Interconnect Express,PCIe)4.0的信号完整性,对传输速率最高的PCIe4.0进行整板仿真。仿真结果表明,以TX3信号为例,工作频率为10.0 GHz时,PCIe4.0主要差分信号的插入损耗、回波损耗分别为-2.26 dB和-8.11 dB,无均衡器测量眼图的眼高和眼宽分别为72 mV和0.41 UI,加均衡器测量眼图的眼高和眼宽为214 mV和0.65 UI。实际测量眼图的眼高和眼宽为188 mV和0.61 UI,仿真和实测结果相差不大,HBA芯片从基板封装到PCB整板的设计保证了PCIe的信号完整性。
展开更多
关键词
HBA
pcie
4
.0
信号完整性
S参数
眼图
下载PDF
职称材料
万兆网卡设计中PCIE 4.0接口信号完整性仿真分析
3
作者
李开杰
林凡淼
+1 位作者
郁文君
张恒
《电子与封装》
2022年第12期31-39,共9页
由于目前已有的PCIE接口信号完整性仿真精度和可靠性较低,建立了一种新的PCIE 4.0信号通道链路模型和仿真分析方法。通过仿真软件POWERSI对万兆网卡PCB建立×4 PCIE 4.0信号通道链路模型;利用已建立的模型在ADS软件中进行时域、频...
由于目前已有的PCIE接口信号完整性仿真精度和可靠性较低,建立了一种新的PCIE 4.0信号通道链路模型和仿真分析方法。通过仿真软件POWERSI对万兆网卡PCB建立×4 PCIE 4.0信号通道链路模型;利用已建立的模型在ADS软件中进行时域、频域和回环仿真;对仿真得到的回波损耗、插入损耗和眼图进行分析,判断PCIE 4.0信号走线是否满足设计要求。通过该方法得到的8对PCIE 4.0差分信号的回波损耗均小于-6 dB,插入损耗均大于-28 dB,眼图的眼宽和眼高均大于0.3 UI和15 mV,满足PCIE 4.0协议规范的要求,与已有的仿真结果相比,该方法的可靠性更高。
展开更多
关键词
pcie
4
.0
信号完整性
回波损耗
插入损耗
眼图
下载PDF
职称材料
基于80HCPS1848的三端口高速光纤通信接口卡的设计
被引量：
1
4
作者
石岩
张小虎
《通化师范学院学报》
2022年第8期11-15,共5页
为了解决嵌入式仿测系统的高速数据传输问题,提出了一种高速光纤通信卡设计方案,该方案实现了三端口RAPIDIO通信,采用80HCPS1848专用高速交换芯片和TSI721高性能桥接芯片,实现带有PCIEx4接口的DSP、ARM、X86等架构嵌入式系统的高速互联...
为了解决嵌入式仿测系统的高速数据传输问题,提出了一种高速光纤通信卡设计方案,该方案实现了三端口RAPIDIO通信,采用80HCPS1848专用高速交换芯片和TSI721高性能桥接芯片,实现带有PCIEx4接口的DSP、ARM、X86等架构嵌入式系统的高速互联.实际测试结果表明:设计方案实现了较高的光纤传输速度,传输稳定,对相关问题的解决具有参考作用.
展开更多
关键词
CPS18
4
8
RAPIDIO
光纤通信
pcie
x
4
下载PDF
职称材料
题名
PCIe信号完整性与优化措施分析
1
作者
汪红梅
吴忠良
汪红力
机构
浪潮计算机科技有限公司
南京天加环境科技有限公司
出处
《移动信息》
2024年第7期389-394,共6页
文摘
作为高速串行总线技术的最新进展,PCIe 4.0对现代计算机系统的性能至关重要。然而,其高速的数据传输给信号完整性带来了巨大挑战。文中聚焦于PCIe 4.0信号的完整性,提出了一种创新的优化措施,采用一种新型模型和仿真策略,利用POWERSI构建了×4 PCIe 4.0链路模型,并在ADS环境中进行了多域仿真。仿真结果显示,8对差分信号的回波损耗低于-6 dB,插入损耗高于-28 dB,眼图参数完全符合PCIe 4.0标准,确保了信号质量。与传统方法相比,该方法显著提高了仿真的可靠性和准确性,为PCIe 4.0信号完整性的分析与优化提供了新的途径。
关键词
pcie
4
.0
信号完整性
损耗
优化
Keywords
pcie
4
.0
Signal integrity
Loss
Optimization
分类号
TN710 [电子电信—电路与系统]
下载PDF
职称材料
题名
HBA卡的PCIe4.0信号完整性设计与实现
被引量：
1
2
作者
楼向雄
高羽
张廷锴
刘天航
机构
杭州电子科技大学微电子研究中心
杭州华澜微电子股份有限公司
出处
《杭州电子科技大学学报（自然科学版）》
2023年第2期1-7,共7页
基金
国家科技部国家重点研发资助项目(2018YFB2202900)。
文摘
针对封装基板信号完整的主机总线适配器(Host Bus Adapter,HBA)芯片,设计了一款PCIe4.0×4Lane/SAS3.0/SATA3.0印刷电路板(Printed Circuit Board,PCB)。为了保证高速串行计算机扩展总线标准(Peripheral Component Interconnect Express,PCIe)4.0的信号完整性,对传输速率最高的PCIe4.0进行整板仿真。仿真结果表明,以TX3信号为例,工作频率为10.0 GHz时,PCIe4.0主要差分信号的插入损耗、回波损耗分别为-2.26 dB和-8.11 dB,无均衡器测量眼图的眼高和眼宽分别为72 mV和0.41 UI,加均衡器测量眼图的眼高和眼宽为214 mV和0.65 UI。实际测量眼图的眼高和眼宽为188 mV和0.61 UI,仿真和实测结果相差不大,HBA芯片从基板封装到PCB整板的设计保证了PCIe的信号完整性。
关键词
HBA
pcie
4
.0
信号完整性
S参数
眼图
Keywords
HBA
pcie
4
.0
signal integrity
S parameter
eye diagram
分类号
TN405 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
万兆网卡设计中PCIE 4.0接口信号完整性仿真分析
3
作者
李开杰
林凡淼
郁文君
张恒
机构
中科芯集成电路有限公司
出处
《电子与封装》
2022年第12期31-39,共9页
文摘
由于目前已有的PCIE接口信号完整性仿真精度和可靠性较低,建立了一种新的PCIE 4.0信号通道链路模型和仿真分析方法。通过仿真软件POWERSI对万兆网卡PCB建立×4 PCIE 4.0信号通道链路模型;利用已建立的模型在ADS软件中进行时域、频域和回环仿真;对仿真得到的回波损耗、插入损耗和眼图进行分析,判断PCIE 4.0信号走线是否满足设计要求。通过该方法得到的8对PCIE 4.0差分信号的回波损耗均小于-6 dB,插入损耗均大于-28 dB,眼图的眼宽和眼高均大于0.3 UI和15 mV,满足PCIE 4.0协议规范的要求,与已有的仿真结果相比,该方法的可靠性更高。
关键词
pcie
4
.0
信号完整性
回波损耗
插入损耗
眼图
Keywords
pcie
4
.0
signal integrity
return loss
insertion loss
eye diagram
分类号
TN915.61 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
基于80HCPS1848的三端口高速光纤通信接口卡的设计
被引量：
1
4
作者
石岩
张小虎
机构
蚌埠学院
安徽和能科技有限公司
出处
《通化师范学院学报》
2022年第8期11-15,共5页
基金
安徽省教育厅自然科学重点项目“基于大数据的企业画像算法研究”(KJ2021A1122)
安徽省教育厅重点研究项目“基于多维数据的蚌埠区域供水安全预警系统研究及应用”(KJ2020A0743).
文摘
为了解决嵌入式仿测系统的高速数据传输问题,提出了一种高速光纤通信卡设计方案,该方案实现了三端口RAPIDIO通信,采用80HCPS1848专用高速交换芯片和TSI721高性能桥接芯片,实现带有PCIEx4接口的DSP、ARM、X86等架构嵌入式系统的高速互联.实际测试结果表明:设计方案实现了较高的光纤传输速度,传输稳定,对相关问题的解决具有参考作用.
关键词
CPS18
4
8
RAPIDIO
光纤通信
pcie
x
4
Keywords
CPS18
4
8
RAPIDIO
Fibre Optical Communication System
pcie
x
4
分类号
TN492 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
PCIe信号完整性与优化措施分析
汪红梅
吴忠良
汪红力
《移动信息》
2024
0
下载PDF
职称材料
2
HBA卡的PCIe4.0信号完整性设计与实现
楼向雄
高羽
张廷锴
刘天航
《杭州电子科技大学学报（自然科学版）》
2023
1
下载PDF
职称材料
3
万兆网卡设计中PCIE 4.0接口信号完整性仿真分析
李开杰
林凡淼
郁文君
张恒
《电子与封装》
2022
0
下载PDF
职称材料
4
基于80HCPS1848的三端口高速光纤通信接口卡的设计
石岩
张小虎
《通化师范学院学报》
2022
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
