期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
一种面向112 Gb/s PAM4接收机的自适应均衡设计方案
1
作者 刘雪娜 李振松 +1 位作者 闻豪 缪旻 《电讯技术》 北大核心 2024年第6期960-966,共7页
提出了一种适用于超短距离(Very Short Reach,VSR)信道、面向112 Gb/s PAM4(Pulse Amplitude Modulation 4)接收机的自适应均衡设计方案。在该方案中,接收机前端利用3个连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)对信... 提出了一种适用于超短距离(Very Short Reach,VSR)信道、面向112 Gb/s PAM4(Pulse Amplitude Modulation 4)接收机的自适应均衡设计方案。在该方案中,接收机前端利用3个连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)对信号分别在高频、中频和低频进行补偿,可变增益放大器(Variable Gain Amplifier,VGA)和饱和放大器(Saturation Amplifier,SatAmp)则用于对信号幅值的缩放。除了3个数据采样器外,引入4个辅助采样器用于进一步改善阈值自适应算法性能。同时,采用符号最小均方算法,利用接收端数据采样器和辅助采样器之间的偏移推动辅助参考电压收敛到信号星座电平,从而确保PAM4接收信号的眼图在垂直方向上3个眼睛具有相等的间隔和恒定的信噪比(Signal-to-Noise Ratio,SNR)。仿真结果表明,所提出的112 Gb/s PAM4接收机能够在损耗为15 dB的信道上实现小于10~(-12)的误码率,并且具有良好的眼图性能,其最差眼高为75 mV,眼宽为0.34 UI(Unit Interval),与传统方案相比具有显著的性能提升。 展开更多
关键词 pam4接收机 判决反馈均衡器 超短距离信道 连续时间线性均衡器 自适应算法
下载PDF
56 Gbit/s PAM4 CMOS光接收机前端电路设计 被引量:1
2
作者 张宇 张长春 +1 位作者 姚俊杰 袁丰 《微电子学》 CAS 北大核心 2022年第1期52-57,共6页
基于65 nm CMOS工艺设计了一种56 Gbit/s PAM4光接收机前端放大电路。前级为差分形式的跨阻放大器,采用共栅前馈型结构降低输入阻抗,并在输入端串联电感,有效提高了跨阻放大器的带宽和灵敏度。后级放大器采用具有线性增益控制的多级级... 基于65 nm CMOS工艺设计了一种56 Gbit/s PAM4光接收机前端放大电路。前级为差分形式的跨阻放大器,采用共栅前馈型结构降低输入阻抗,并在输入端串联电感,有效提高了跨阻放大器的带宽和灵敏度。后级放大器采用具有线性增益控制的多级级联可变增益放大器,实现对输出摆幅的自动控制。输出缓冲器采用源极退化技术来拓展带宽。后仿真结果表明,在100 fF光电二极管的寄生电容条件下,所设计的光接收机前端电路的-3 dB带宽为24.4 GHz,最大增益达到66 dBΩ,等效输入噪声电流为17.0 pA·Hz;。在输入电流变化及不同工艺角下,输出眼图抖动较小且张开度良好。当电源电压为1.2 V时,不同工艺角下的平均功耗为42.5 mW。 展开更多
关键词 pam4 光接收机前端 跨阻放大器 自动增益控制 可变增益放大器
下载PDF
基于45 nm SOI CMOS的56 Gbit/s PAM-4光接收机前端设计
3
作者 张文嘉 林福江 《微电子学与计算机》 2024年第1期106-112,共7页
在光接收电路设计中,光电二极管的寄生电容以及大的输入电阻会导致接收机带宽下降,造成严重的符号间干扰(Inter-Symbol Interference,ISI)。噪声性能是高速跨阻放大器(Transimpedance Amplifier,TIA)最重要的指标之一,跨阻值决定系统的... 在光接收电路设计中,光电二极管的寄生电容以及大的输入电阻会导致接收机带宽下降,造成严重的符号间干扰(Inter-Symbol Interference,ISI)。噪声性能是高速跨阻放大器(Transimpedance Amplifier,TIA)最重要的指标之一,跨阻值决定系统的噪声性能,同时也限制了数据速率。针对100G/400G互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)光接收机应用,基于45 nm绝缘衬底上的硅(Silicon-On-Insulator,SOI)工艺设计了一种采用四电平脉冲幅度调制(4-level Pulse Amplitude Modulation,PAM-4)、工作速率为56 Gbit/s(28 Gbaud/s)的低噪声光接收机前端放大器。小带宽TIA和用于带宽拓展的跨导/跨导(g_(m)/g_(m))放大器组成两级接收前端,在改善噪声性能的同时有效提高了带宽。采用反相器结构来增大先进CMOS工艺下的跨导和改善线性度。可变增益放大器(Variable Gain Amplifier,VGA)采用折叠Gilbert结构设计,采用并联峰化电感来提高带宽。整体电路的增益动态范围为51.6~70.6 dB,-3 dB带宽达到20.1 GHz;等效输入噪声电流密度为17.3 pA=Hz^(12);电路采用GF 45 nm SOI CMOS工艺实现,在1.1 V和1.3 V电源电压下功耗为65 mW;版图核心面积为600μm*240μm。 展开更多
关键词 pam-4 光接收机前端 跨阻放大器 可变增益放大器 45 nm SOI CMOS
下载PDF
一种集成DFE和CDR的56 Gbit/s PAM-4 SerDes接收机设计
4
作者 郭嘉乐 张长春 +1 位作者 张翼 王静 《微电子学》 CAS 北大核心 2024年第3期450-457,共8页
基于65 nm CMOS工艺设计了一款1/4速率56 Gbit/s PAM-4 SerDes接收机,该接收机集成了可变增益放大、连续时间线性均衡(CTLE)、判决反馈均衡(DFE)、自适应阈值电压跟踪和无参考时钟数据恢复(CDR)等电路。可变增益放大技术被用来对接收信... 基于65 nm CMOS工艺设计了一款1/4速率56 Gbit/s PAM-4 SerDes接收机,该接收机集成了可变增益放大、连续时间线性均衡(CTLE)、判决反馈均衡(DFE)、自适应阈值电压跟踪和无参考时钟数据恢复(CDR)等电路。可变增益放大技术被用来对接收信号进行幅度调节;CTLE和2抽头DFE被用来进行信道畸变补偿;自适应阈值电压跟踪技术用来确定最优的PAM-4信号判决电平;无参考时钟CDR技术则在无外部参考时钟的前提下,被用来产生最佳判决时钟,同时基于边沿检测技术有效降低了PAM-4信号非对称电平转换引起的时钟抖动。后仿真结果表明,在1.2 V电源电压下,所设计的PAM-4接收机能够实现6.75~20.75 dB的可调增益范围和高达16 dB@14 GHz的信道高频衰减补偿,且在16.1 dB@14 GHz信道下,CDR提取出的7 GHz时钟抖动峰峰值为7.21 ps。工作于56 Gbit/s速率下,接收机功耗为227 mW,能效为4.05 pJ/bit。 展开更多
关键词 四电平脉冲幅度调制 SerDes接收机 判决反馈均衡器 时钟数据恢复 阈值电压跟踪
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部