期刊文献+
共找到36篇文章
< 1 2 >
每页显示 20 50 100
N-Well BiCMOS[B]芯片与制程剖面结构 被引量:3
1
作者 潘桂忠 《集成电路应用》 2017年第11期42-46,共5页
N-Well BiCMOS[B]技术能够实现双极型与CMOS元器件兼容的工艺。为了便于集成,采用双极型制程为基础,引入CMOS元器件工艺,在同一硅衬底上实现兼容的Bi CMOS[B]工艺。采用Bi CMOS[B]集成电路芯片结构设计、工艺与制造技术,依该技术得到了... N-Well BiCMOS[B]技术能够实现双极型与CMOS元器件兼容的工艺。为了便于集成,采用双极型制程为基础,引入CMOS元器件工艺,在同一硅衬底上实现兼容的Bi CMOS[B]工艺。采用Bi CMOS[B]集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 工艺 nwell BiCMOS[B] 剖面结构
下载PDF
N阱掺杂对PMOS管的SET效应影响研究 被引量:1
2
作者 赵强 徐骅 +4 位作者 刘畅咏 韩波 彭春雨 王静 吴秀龙 《微电子学》 CAS CSCD 北大核心 2018年第4期515-519,共5页
基于Synopsys公司的3D-TCAD器件仿真软件,在65nm体硅CMOS工艺下研究了场效应晶体管(FET)抗辐射性能与工艺参数的关系,分析了N阱掺杂对单管PMOS单粒子瞬态脉冲(SET)效应的影响。针对PMOS管SET电流的各组分进行了分析,讨论了粒子轰击后器... 基于Synopsys公司的3D-TCAD器件仿真软件,在65nm体硅CMOS工艺下研究了场效应晶体管(FET)抗辐射性能与工艺参数的关系,分析了N阱掺杂对单管PMOS单粒子瞬态脉冲(SET)效应的影响。针对PMOS管SET电流的各组分进行了分析,讨论了粒子轰击后器件各端口电流的变化情况。研究结果表明,增大N阱掺杂浓度能有效降低衬底空穴收集量,提升N阱电势,抑制寄生双极放大效应,减少SET脉冲宽度。该研究结果对从工艺角度提升PMOS器件的抗辐射性能有指导意义。 展开更多
关键词 PMOS 单粒子瞬态 工艺波动 掺杂浓度 n
下载PDF
LV/HV N-Well BCD[B]技术(2)的芯片与制程剖面结构 被引量:1
3
作者 潘桂忠 《集成电路应用》 2018年第11期31-35,共5页
LV/HV N-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,... LV/HV N-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,并同时形成HV双极型器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造 偏置栅结构 LV/HV n-well BCD[B]技术 制程剖面结构
下载PDF
Enhancement of holding voltage by a modified low-voltage trigger silicon-controlled rectifier structure for electrostatic discharge protection
4
作者 陈远康 周远良 +3 位作者 蒋杰 饶庭柯 廖武刚 刘俊杰 《Chinese Physics B》 SCIE EI CAS CSCD 2023年第2期514-518,共5页
A novel structure of low-voltage trigger silicon-controlled rectifiers(LVTSCRs) with low trigger voltage and high holding voltage is proposed for electrostatic discharge(ESD) protection. The proposed ESD protection de... A novel structure of low-voltage trigger silicon-controlled rectifiers(LVTSCRs) with low trigger voltage and high holding voltage is proposed for electrostatic discharge(ESD) protection. The proposed ESD protection device possesses an ESD implant and a floating structure. This improvement enhances the current discharge capability of the gate-grounded NMOS and weakens the current gain of the silicon-controlled rectifier current path. According to the simulation results, the proposed device retains a low trigger voltage characteristic of LVTSCRs and simultaneously increases the holding voltage to 5.53 V, providing an effective way to meet the ESD protection requirement of the 5 V CMOS process. 展开更多
关键词 electrostatic discharge floating n-well low-voltage trigger silicon-controlled rectifier
下载PDF
A Scalable Model of the Substrate Network in Deep n-Well RF MOSFETs with Multiple Fingers
5
作者 Jun Liu Marissa Condon 《Circuits and Systems》 2011年第2期91-100,共10页
A novel scalable model of substrate components for deep n-well (DNW) RF MOSFETs with different number of fingers is presented for the first time. The test structure developed in [1] is employed to directly access the ... A novel scalable model of substrate components for deep n-well (DNW) RF MOSFETs with different number of fingers is presented for the first time. The test structure developed in [1] is employed to directly access the characteristics of the substrate to extract the different substrate components. A methodology is developed to directly extract the parameters for the substrate network from the measured data. By using the measured two-port data of a set of nMOSFETs with different number of fingers, with the DNW in grounded and float configuration, respectively, the parameters of the scalable substrate model are obtained. The method and the substrate model are further verified and validated by matching the measured and simulated output admittances. Excellent agreement up to 40 GHz for configurations in common-source has been achieved. 展开更多
关键词 DEEP n-well (DnW) RF MOSFETS Substrate network SCALABLE Model
下载PDF
彩电遥控发射电路的研制与生产
6
作者 潘桂忠 李艇 +2 位作者 丁逸 温杰西 叶柏海 《微电子学与计算机》 CSCD 北大核心 1994年第1期52-56,共5页
本文介绍采用先进的n阶硅栅CMOS枝术,研制出的遥控发射电路.其性能符合设计和用户提出的要求,达到了国外同类产品的指标,可以在彩电遥控发射器上直接互换使用.
关键词 彩电 遥控发射电路
下载PDF
N80油套管钢CO_2腐蚀的研究进展 被引量:37
7
作者 何庆龙 孟惠民 +3 位作者 俞宏英 樊自拴 王旭东 孙冬柏 《中国腐蚀与防护学报》 CAS CSCD 北大核心 2007年第3期186-192,共7页
综述了N80油套管钢CO2腐蚀的研究进展,提供了N80油套管钢腐蚀发生的最关键影响因素,提出了进一步研究的方向.目前,N80油套管钢CO2腐蚀研究发现,腐蚀速率随环境参数温度、CO2分压、流速的增加出现峰值;腐蚀产物膜的结构影响腐蚀的进程和... 综述了N80油套管钢CO2腐蚀的研究进展,提供了N80油套管钢腐蚀发生的最关键影响因素,提出了进一步研究的方向.目前,N80油套管钢CO2腐蚀研究发现,腐蚀速率随环境参数温度、CO2分压、流速的增加出现峰值;腐蚀产物膜的结构影响腐蚀的进程和腐蚀形式,只有连续、致密和结合力强的膜才能抑制腐蚀加剧,保护基体;原油和H2S的加入改变反应的传输过程和界面状态,使反应机理更加复杂;各种预测系统不断丰富.特别指出在CO2腐蚀产物膜的结构、力学性能、表征参量方面,腐蚀参量的影响研究缺乏系统性.提出一些设想,今后应着重于各腐蚀参量对腐蚀速率影响敏感区间的细化和对膜力学性能影响的研究,由此需要进一步改进动态模拟试验方法以及深入探讨动态电化学原位测量技术. 展开更多
关键词 n80油套管钢 CO2腐蚀 产物膜 影响因素 进展
下载PDF
ZDT乳化降粘剂在超深井稠油开发中的应用 被引量:6
8
作者 唐清 《石油钻探技术》 CAS 北大核心 2008年第2期74-76,共3页
塔河油田超深井稠油具有高粘度、高密度和流动性差及伴生高矿化度地层水的特点,在开采过程中由于脱气、散热导致粘度大幅度上升或严重的结蜡,流动阻力极大,为此,塔河油田研制出了ZDT稠油降粘剂。室内评价试验和现场应用表明,ZDT稠油降... 塔河油田超深井稠油具有高粘度、高密度和流动性差及伴生高矿化度地层水的特点,在开采过程中由于脱气、散热导致粘度大幅度上升或严重的结蜡,流动阻力极大,为此,塔河油田研制出了ZDT稠油降粘剂。室内评价试验和现场应用表明,ZDT稠油降粘剂与其他降粘剂相比,降粘率高,加量少(加量为0.4%时,降粘率达到96%以上),而且对塔河油田稠油有较好的适应性,能解决塔河油田超深井稠油因粘度太高而难以采出的问题,为提高塔河油田稠油区块开发的效果及经济性提供了新的途径。 展开更多
关键词 稠油开采 降粘剂 降粘机理 塔河油田 n88井
下载PDF
高光电探测效率CMOS单光子雪崩二极管器件 被引量:6
9
作者 王巍 陈婷 +5 位作者 李俊峰 何雍春 王冠宇 唐政维 袁军 王广 《光子学报》 EI CAS CSCD 北大核心 2017年第8期1-7,共7页
基于0.18μm CMOS工艺技术,制作了单光子雪崩二极管,可对650~950nm波段的微弱光进行有效探测.该器件采用P^+/N阱结构,P^+层深度较深,以提高对长光波的光子探测效率与响应度;采用低掺杂深N阱增大耗尽层厚度,可以提高探测灵敏度;深N阱与... 基于0.18μm CMOS工艺技术,制作了单光子雪崩二极管,可对650~950nm波段的微弱光进行有效探测.该器件采用P^+/N阱结构,P^+层深度较深,以提高对长光波的光子探测效率与响应度;采用低掺杂深N阱增大耗尽层厚度,可以提高探测灵敏度;深N阱与衬底形成的PN结可有效隔离衬底,降低衬底噪声;采用P阱保护环结构以预防过早边缘击穿现象.通过理论分析确定器件的基本结构参数及工艺参数,并对器件性能进行优化设计.实验结果表明,单光子雪崩二极管的窗口直径为10μm,器件的反向击穿电压为18.4V左右.用光强为0.001 W/cm^2的光照射,650nm处达到0.495A/W的响应度峰值;在2V的过偏压下,650~950nm波段范围内光子探测效率均高于30%,随着反向偏压的适当增大,探测效率有所提升. 展开更多
关键词 单光子雪崩二极管 标准0.18μm CMOS工艺 n 保护环 击穿特性 响应度 光子探测效率
下载PDF
高探测效率CMOS单光子雪崩二极管器件 被引量:6
10
作者 王巍 鲍孝圆 +3 位作者 陈丽 徐媛媛 陈婷 王冠宇 《光子学报》 EI CAS CSCD 北大核心 2016年第8期150-155,共6页
基于标准0.35μm CMOS工艺设计了一种单光子雪崩二极管器件.采用p+n阱型二极管结构,同时引进保护环与深n阱结构以提高单光子雪崩二极管性能;研究了扩散n阱保护环宽度对雪崩击穿特性的影响;对器件的电场分布、击穿特性、光子探测效率、... 基于标准0.35μm CMOS工艺设计了一种单光子雪崩二极管器件.采用p+n阱型二极管结构,同时引进保护环与深n阱结构以提高单光子雪崩二极管性能;研究了扩散n阱保护环宽度对雪崩击穿特性的影响;对器件的电场分布、击穿特性、光子探测效率、频率响应等特性进行了分析.仿真结果表明:所设计的单光子雪崩二极管器件结构直径为10μm,扩散n阱保护环宽度为1μm时,雪崩击穿电压为13.2 V,3 dB带宽可达1.6 GHz;过偏压为1 V、2 V时最大探测效率分别高达52%和55%;在波长500~800 nm之间器件响应度较好,波长为680 nm时单位响应度峰值高达0.45 A/W. 展开更多
关键词 单光子雪崩二极管 标准0.35μm CMOS工艺 保护环 n 响应度 3DB带宽 光子探测效率
下载PDF
一种12-b 125 kSPS全差分CMOS SAR A/D转换器 被引量:2
11
作者 赵天挺 隋海建 +2 位作者 曲静然 高清运 秦世才 《微电子学》 CAS CSCD 北大核心 2004年第6期694-697,共4页
 设计了一种基于1stSilicon0.25μmCMOS工艺的全集成SARA/D转换器。详细介绍了SARA/D转换器的基本原理、电路结构和仿真结果。该SARA/D转换器采用全差分结构,系统时钟频率为2MHz,精度12位,采样速率125kb/s,输入电压范围0~2.5V。在3.3...  设计了一种基于1stSilicon0.25μmCMOS工艺的全集成SARA/D转换器。详细介绍了SARA/D转换器的基本原理、电路结构和仿真结果。该SARA/D转换器采用全差分结构,系统时钟频率为2MHz,精度12位,采样速率125kb/s,输入电压范围0~2.5V。在3.3V供电电压下,功耗为0.3mW,芯片有效面积为745μm×2000μm。 展开更多
关键词 逐次逼近寄存器 A/D转换器 n阱CMOS 时间自调节比较器
下载PDF
一种具有高增益和超带宽的全差分跨导运算放大器 被引量:3
12
作者 罗杨贵 曾以成 +1 位作者 邓欢 唐金波 《中国集成电路》 2021年第3期45-50,共6页
基于GSMC 0.18um CMOS工艺,设计了一种应用于12位ADC的全差分运算放大器。为了提高增益,在套筒式共源共栅结构上运用了增益提高技术。为了提高输入跨导,采用隔离效果更好的深N阱CMOS作为输入端,从而提升增益带宽。为了降低功耗,利用单... 基于GSMC 0.18um CMOS工艺,设计了一种应用于12位ADC的全差分运算放大器。为了提高增益,在套筒式共源共栅结构上运用了增益提高技术。为了提高输入跨导,采用隔离效果更好的深N阱CMOS作为输入端,从而提升增益带宽。为了降低功耗,利用单端放大器作为辅助运放。整体电路结构简单优化。仿真结果表明,运算放大器直流开环增益大于100dB,单位增益带宽大于800MHz,相位裕度大于70°,完全满足目标ADC的性能要求,是一种新型且质量较高的运放,也可应用于其它场合。 展开更多
关键词 增益提高 套筒式共源共栅 高增益带宽 n
下载PDF
应用于NOR FLASH的可切换极性电荷泵研究 被引量:2
13
作者 张亦锋 马亮 《集成电路应用》 2017年第8期36-40,共5页
Dickson电荷泵是最常用的产生芯片内部高压的方法。在嵌入式或者单独的非易失性存储器中,经常利用多个电荷泵来产生正的高压和负的高压。利用高压Deep N-Well的NMOS设计了可以切换极性的电荷泵,可以根据需要产生正的高压或者负的高压。... Dickson电荷泵是最常用的产生芯片内部高压的方法。在嵌入式或者单独的非易失性存储器中,经常利用多个电荷泵来产生正的高压和负的高压。利用高压Deep N-Well的NMOS设计了可以切换极性的电荷泵,可以根据需要产生正的高压或者负的高压。这种设计的优点在于节省面积。 展开更多
关键词 半导体存储器 切换极性 Deepn-well控制 开关
下载PDF
双n型深阱隔离式高压n型沟道LDMOS器件设计 被引量:1
14
作者 孙尧 刘剑 +2 位作者 段文婷 陈瑜 陈华伦 《半导体技术》 CAS CSCD 北大核心 2012年第8期603-607,共5页
为了进一步优化高压LDMOS器件的耐压和比导通电阻的关系,提出了一种新颖的隔离式双n型深阱高压n型沟道LDMOS器件结构。采用独特的双n型深阱结构工艺替代传统结构工艺中的单n型深阱,解决了垂直方向上的pnp(p型阱-DNW-p型衬底)穿通问题和... 为了进一步优化高压LDMOS器件的耐压和比导通电阻的关系,提出了一种新颖的隔离式双n型深阱高压n型沟道LDMOS器件结构。采用独特的双n型深阱结构工艺替代传统结构工艺中的单n型深阱,解决了垂直方向上的pnp(p型阱-DNW-p型衬底)穿通问题和横向漏端扩展区的耐压与比导通电阻的优化问题的矛盾。器件仿真和硅晶圆测试数据显示,在0.35μm的工艺平台上,采用新结构的器件在满足100 V的耐压下,比导通电阻达到122 mΩ·mm2。同时,非埋层工艺使成本大幅下降。 展开更多
关键词 n型深阱 隔离式高压n型沟道LDMOS 击穿电压 比导通电阻 非埋层工艺
下载PDF
N阱电阻的单粒子效应仿真 被引量:1
15
作者 琚安安 郭红霞 +7 位作者 张凤祁 刘晔 钟向丽 欧阳晓平 丁李利 卢超 张鸿 冯亚辉 《物理学报》 SCIE EI CAS CSCD 北大核心 2023年第2期209-218,共10页
利用计算机辅助设计(technology computer aided design,TCAD)软件针对N型阱电阻的单粒子效应开展仿真研究,结果表明单个重离子入射到N阱电阻中会造成器件输出电流的扰动.经过对电阻的工作机理和单粒子效应引入的物理机制进行分析,结果... 利用计算机辅助设计(technology computer aided design,TCAD)软件针对N型阱电阻的单粒子效应开展仿真研究,结果表明单个重离子入射到N阱电阻中会造成器件输出电流的扰动.经过对电阻的工作机理和单粒子效应引入的物理机制进行分析,结果表明重离子在N阱电阻中产生的电子-空穴对中和了N阱电阻中的空间电荷区,使得N阱电阻的阻抗瞬间减小、电流增大,且空间电荷区被破坏的面积越大瞬态电流的峰值越高.随着阱结构中的高浓度过剩载流子被收集,单粒子效应的扰动会消失.但N阱电阻独特的长宽比设计导致器件中的过剩载流子收集效率低、单粒子效应对阱电阻的扰动时间长.文中还对影响N阱电阻单粒子效应的其他因素开展了研究,结果表明重离子的线性能量传输(linear energy transfer,LET)值越高、入射位置距离输入电极越远,N阱电阻的单粒子效应越严重.此外,适当缩短N阱电阻的长度、提高阱电阻的输入电压、降低电路电流可以增强其抗单粒子效应表现. 展开更多
关键词 阱电阻 空间电荷区 单粒子效应 瞬态电流
下载PDF
LV/HV兼容N-Well CMOS芯片与制程结构 被引量:2
16
作者 潘桂忠 《集成电路应用》 2017年第8期51-55,共5页
LV/HV兼容N-Well CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区参数可以得到不同的高压。使用MOS芯片结构设计﹑工艺与制... LV/HV兼容N-Well CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区参数可以得到不同的高压。使用MOS芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。 展开更多
关键词 集成电路制造工艺 偏置栅结构 LV/HV兼容n-wellCMOS芯片结构 制程剖面结构
下载PDF
MS/RF CMOS工艺兼容的光电探测器模拟与测试 被引量:1
17
作者 雷晓荃 毛陆虹 +1 位作者 陈弘达 黄家乐 《光电子.激光》 EI CAS CSCD 北大核心 2006年第12期1413-1417,共5页
设计了一种新型的与MS/RFCMOS工艺全兼容、带深n阱(DNW)、浅沟槽隔离(STI)的双光电探测器,分析了其工作机理,用器件模拟软件ATLAS对其暗电流、响应电流、光调制频率响应和波长响应进行了模拟。采用TSMC0.18μmMS/RFCMOS工艺进行了流片,... 设计了一种新型的与MS/RFCMOS工艺全兼容、带深n阱(DNW)、浅沟槽隔离(STI)的双光电探测器,分析了其工作机理,用器件模拟软件ATLAS对其暗电流、响应电流、光调制频率响应和波长响应进行了模拟。采用TSMC0.18μmMS/RFCMOS工艺进行了流片,对芯片进行了暗电流和响应度的测试。模拟和测试结果均表明,该探测器与常规双光电探测器相比,具有较低的暗电流和较高的响应度。 展开更多
关键词 MS/RF CMOS工艺 n阱(DnW) 浅沟槽隔离(STI) 器件模拟
原文传递
ESD应力下n阱扩散电阻的潜在损伤 被引量:1
18
作者 石晓峰 罗宏伟 李斌 《电子元件与材料》 CAS CSCD 北大核心 2009年第9期20-23,共4页
电阻在静电放电(Electrostatic Discharge,ESD)保护电路中,起隔离和分压的作用。利用传输线脉冲(Transmission Line Pulsing,TLP)测试系统,在宽度为100ns的脉冲作用下,研究了n阱扩散电阻在ESD应力下的工作特性。结果表明,n阱扩散电阻在... 电阻在静电放电(Electrostatic Discharge,ESD)保护电路中,起隔离和分压的作用。利用传输线脉冲(Transmission Line Pulsing,TLP)测试系统,在宽度为100ns的脉冲作用下,研究了n阱扩散电阻在ESD应力下的工作特性。结果表明,n阱扩散电阻在发生初次瞬态击穿(瞬态击穿电压79.0V,瞬态击穿电流1.97A)后,由于阳极n+-n结构被破坏,内部结构已经出现潜在损伤,不再具备隔离和分压的作用。 展开更多
关键词 n阱扩散电阻 静电放电 潜在损伤
下载PDF
0.18μm直接式数字频率合成器全定制版图设计
19
作者 张甘英 王丽秀 陈珍海 《电子与封装》 2009年第8期12-15,共4页
文章采用0.18μm混合信号1P6M1.8V/3.3VCMOS工艺,介绍了一种高速直接式数字频率合成器的全定制版图设计。该芯片为数模混合信号IC,电路内部时钟频率达到1GHz。版图设计过程中采用了集成无源金属-绝缘体-金属(MIM)结构电容及深N阱技术,... 文章采用0.18μm混合信号1P6M1.8V/3.3VCMOS工艺,介绍了一种高速直接式数字频率合成器的全定制版图设计。该芯片为数模混合信号IC,电路内部时钟频率达到1GHz。版图设计过程中采用了集成无源金属-绝缘体-金属(MIM)结构电容及深N阱技术,使用了合适的版图布局和电源、地线、时钟网络拓扑结构,最后还对芯片各模块作了版图优化设计。芯片测试结果表明芯片功能全部实现、性能良好,版图设计较好地实现了电路功能。 展开更多
关键词 直接式数字频率合成器 版图设计 MIM电容 n
下载PDF
LV/HV N-Well BCD[B]技术(1)的芯片与制程剖面结构 被引量:1
20
作者 潘桂忠 《集成电路应用》 2018年第10期26-30,共5页
LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓... LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS芯片结构设计、工艺与制造技术,得到了芯片制程结构。 展开更多
关键词 集成电路制造 偏置栅结构 LV/HVn-wellBCD[B]技术 制程剖面结构
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部