嵌入式MPSoC的调试功能实现 被引量：8

1

作者 成杏梅 刘鹏 +2 位作者 钟耿 王小航 姚庆栋 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2008年第4期438-445,共8页

从软件角度讨论了嵌入式MPSoC的调试功能实现.在实时操作系统中设置了调试管理部分,通过构建操作系统的调试进程实现相应的调试功能,实现的调试功能模块包括相应的调试命令集规范、输入/输出模块及执行命令模块.实时操作系统驻住在MPSo... 从软件角度讨论了嵌入式MPSoC的调试功能实现.在实时操作系统中设置了调试管理部分,通过构建操作系统的调试进程实现相应的调试功能,实现的调试功能模块包括相应的调试命令集规范、输入/输出模块及执行命令模块.实时操作系统驻住在MPSoC的主控芯片上,通过将执行命令模块放置到不同的处理器核上实现调试各核及核上程序的功能.为了保证操作系统自身功能正确,首先通过硬件EJTAG模块调试操作系统本身,并开发了相应的软件RDView;然后使用操作系统的调试管理部分实现调试本机及其他处理器核上应用程序的执行状况.基于软件实现的调试管理功能以较小的内存代价,方便、有效地实现了MPSoC的调试功能. 展开更多

关键词 实时操作系统 片上多核系统 调试管理

下载PDF 职称材料

异构多处理器SoC的应用算法性能优化方法 被引量：5

2

作者 赵鹏 严明 李思昆 《软件学报》 EI CSCD 北大核心 2011年第7期1475-1487,共13页

在嵌入式多媒体处理领域中,多处理器片上系统(multi-processor system-on-chip,简称MPSoC)的应用越来越广泛.多媒体处理MPSoC通常采用"主处理器核+多个异构协处理器核"的主流体系结构.该结构兼顾了MPSoC系统的通用性与灵活性... 在嵌入式多媒体处理领域中,多处理器片上系统(multi-processor system-on-chip,简称MPSoC)的应用越来越广泛.多媒体处理MPSoC通常采用"主处理器核+多个异构协处理器核"的主流体系结构.该结构兼顾了MPSoC系统的通用性与灵活性、性能与功耗,但也向MPSoC的性能优化方法提出了更高的要求.针对异构MPSoC上的多媒体应用算法,提出了一种MPSoC多媒体处理性能优化方法.该方法经过应用特征分析、循环仿射划分、应用向MPSoC各处理器核的映射,实现了优化的数据局部性与多级并行性,从而提高了异构MPSoC上多媒体应用算法的性能.实验结果表明,该方法对于多媒体应用算法在异构MPSoC上的处理性能优化方面取得了明显效果. 展开更多

关键词 片上系统 多处理器片上系统 嵌入式系统 多媒体处理

下载PDF 职称材料

NoC_MPSim:基于片上网络通信架构多核仿真平台 被引量：1

3

作者 王进祥 付方发 孙俊 《中国集成电路》 2011年第6期31-37,共7页

实现了一个用于探索基于片上网络通信架构多核系统设计空间的可配置仿真平台———NoC_MPSim。该平台包含处理器工具链、平台自动化配置脚本以及一个包含处理器、网络适配器以及多种路由器的RTL模型库,可根据用户输入的系统配置信息自... 实现了一个用于探索基于片上网络通信架构多核系统设计空间的可配置仿真平台———NoC_MPSim。该平台包含处理器工具链、平台自动化配置脚本以及一个包含处理器、网络适配器以及多种路由器的RTL模型库,可根据用户输入的系统配置信息自动生成周期精确的多核仿真系统。针对片上网络通信架构的特征,定义了基于该通信架构的多核系统的高层次通信抽象模型,并借鉴并行机中的消息传递机制,提出了一种可有效隐藏网络乱序的并行编程模型及其通信原语,并完成其所需要的软\硬件建模。应用提出的编程模型,实现了MUSIC算法基于四核仿真系统的分布式并行计算,并经实验得到该并行MUSIC算法在该系统中加速比可达2.6。 展开更多

关键词 片上多处理器 片上网络 编程模型 通信抽象

下载PDF 职称材料

面向异构MPSoC的多媒体应用程序任务分配方法 被引量：1

4

作者 赵鹏 沈弼龙 +2 位作者 王大伟 熊志輝 李思昆 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2010年第10期1671-1678,共8页

任务分配是多处理器SoC功能实现与性能优化的重要步骤,严重影响着多处理器SoC系统的处理性能与效率.文中针对多媒体应用程序向异构多处理器SoC的任务分配问题,提出图结点多着色模型来描述任务分配问题,并使用进化蚁群算法进行任务分配.... 任务分配是多处理器SoC功能实现与性能优化的重要步骤,严重影响着多处理器SoC系统的处理性能与效率.文中针对多媒体应用程序向异构多处理器SoC的任务分配问题,提出图结点多着色模型来描述任务分配问题,并使用进化蚁群算法进行任务分配.在任务分配的过程中,首先对多媒体应用进行预处理,包括应用特征分析、并行任务划分与功能模型生成;然后启动进化蚁群算法进行分配空间探索,直至找到满足条件的高质量任务分配方案.实验结果表明,相对于采用基本蚁群算法与遗传算法的任务分配方法,文中方法可以获得高质量的分配方案,并较大幅度地加快了任务分配空间探索的收敛速度. 展开更多

关键词 多处理器片上系统 任务分配 多媒体处理 蚁群优化算法 遗传算法

下载PDF 职称材料

基于FPGA和ASIC实现的不同路由器结构的MPSoC比较 被引量：1

5

作者 郭珍红 林郁 +2 位作者 贾瑞 高同强 杨海钢 《太赫兹科学与电子信息学报》 2015年第6期983-989,共7页

随着工艺特征尺寸的缩进,为了进一步提高数据处理速度,多核片上系统(MPSoC)成为一种必然的选择。片上网络(NoC)作为多核片上系统的通信部分,其设计影响了整个系统的性能。本文研究了2种不同的片上网络设计,探讨了路由器结构的改变对MPSo... 随着工艺特征尺寸的缩进,为了进一步提高数据处理速度,多核片上系统(MPSoC)成为一种必然的选择。片上网络(NoC)作为多核片上系统的通信部分,其设计影响了整个系统的性能。本文研究了2种不同的片上网络设计,探讨了路由器结构的改变对MPSoC性能的影响。对于采用低延迟优化设计的路由器,通过ModelSim仿真得到数据帧的最优传输延迟减少了6倍。同时,分别完成了该MPSoC的FPGA和ASIC实现,基于实现结果定量分析了在0.13μm工艺尺寸下2种实现方式的面积和延时差距。结果表明,FPGA实现与ASIC实现的面积比率大约为29~33:1,延时比率大约为4.5~7.5:1。 展开更多

关键词 多核片上系统 片上网络 现场可编程门阵列 专用集成电路 面积 延时

下载PDF 职称材料

利用冗余核的MPSoC故障检测方法 被引量：2

6

作者 唐柳 黄樟钦 +2 位作者 侯义斌 方凤才 张会兵 《计算机应用》 CSCD 北大核心 2014年第1期41-45,共5页

在处理器可靠性研究中,为在容错机制部署与容错开销之间达到较好的平衡,提出一个利用冗余核进行检测代码计算任务的多处理器片上系统(MPSoC)故障检测方法。该方法利用多核系统天然的冗余特性,将用于进行故障检测的冗余代码中的大部分计... 在处理器可靠性研究中,为在容错机制部署与容错开销之间达到较好的平衡,提出一个利用冗余核进行检测代码计算任务的多处理器片上系统(MPSoC)故障检测方法。该方法利用多核系统天然的冗余特性,将用于进行故障检测的冗余代码中的大部分计算任务转移到冗余核中进行,检测软件控制流的正确性和数据的一致性,实现MPSoC的故障检测。所提方法无需添加额外硬件,通过指令级的冗余进行故障检测,可满足系统可靠性需求,同时又能减少面积开销,在性能方面和花销上做到有效的权衡。在一个MPSoC上对所提方法进行验证实验,通过故障注入,运行多个基准程序进行有效性验证,并将所提方法与几种具有代表性的软件检测硬件故障方法故障检测能力、面积、内存以及性能花销等方面进行比较,实验结果证明所提方法有效且能够在性能和花销之间取得较好的权衡。 展开更多

关键词 多处理器片上系统 可靠性 故障检测 冗余核 检测代码

下载PDF 职称材料

一种一维可重构计算系统模型的设计 被引量：1

7

作者 杜高明 张敏 +2 位作者 宋宇鲲 张多利 倪伟 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2015年第1期61-64,共4页

文章提出了一种PE个数可配置的一维可重构计算系统模型,设计了PE间3种重构模式和PE内3种重构模式,大大简化了系统配置信息。建立C++描述的周期精确级系统模型,映射复数矩阵乘算法,分析比较不同PE内重构模式、同一PE内重构模式不同PE个... 文章提出了一种PE个数可配置的一维可重构计算系统模型,设计了PE间3种重构模式和PE内3种重构模式,大大简化了系统配置信息。建立C++描述的周期精确级系统模型,映射复数矩阵乘算法,分析比较不同PE内重构模式、同一PE内重构模式不同PE个数下系统的计算性能。实验结果表明,2-PE系统简单、灵活而高效。 展开更多

关键词 MPSOC 可重构计算 系统建模 可重构模式

下载PDF 职称材料

多核片上系统全局主动访存优化研究

8

作者 李鹏 曾露 +1 位作者 王焕东 章隆兵 《高技术通讯》 EI CAS 北大核心 2019年第3期203-212,共10页

本文提出了一种多核片上系统(MPSoC)全局主动访存调度优化方法(GPMS)来提升系统的访存性能。该方法利用IP(intellectual property)核的访存局部性和延迟容忍度,通过限制访存冲突的IP核使其在一个调度窗口内分别连续访问内存,从而减少访... 本文提出了一种多核片上系统(MPSoC)全局主动访存调度优化方法(GPMS)来提升系统的访存性能。该方法利用IP(intellectual property)核的访存局部性和延迟容忍度,通过限制访存冲突的IP核使其在一个调度窗口内分别连续访问内存,从而减少访存冲突次数,同时不存在访存冲突的IP核在调度窗口内一直保持内存的使用权,从而可以充分发挥内存控制器端访存队列调度的自由度和DRAM的bank级并行性。实验结果表明,当IP核间访存冲突严重时,该方法相比访存队列调度方式可以提升1到2倍的访存带宽。 展开更多

关键词 多核片上系统(MPSoC) 访存调度 访存局部性 延迟容忍度 服务质量

下载PDF 职称材料

基于共享存储器多处理器片上系统的互斥模型

9

作者 徐成 龙榜 +2 位作者 刘彦 陶海洋 王立东 《计算机应用研究》 CSCD 北大核心 2009年第12期4484-4487,共4页

在原有模型和算法分析的基础上,提出了一种共享存储器MPSOC互斥模型。该模型能适应各种互斥算法的描述、论证需求,能更好地描述任务优先级、实时性;能够适应区分处理器源任务的互斥算法(即区分对待来自不同处理器的任务);严格区分并发... 在原有模型和算法分析的基础上,提出了一种共享存储器MPSOC互斥模型。该模型能适应各种互斥算法的描述、论证需求,能更好地描述任务优先级、实时性;能够适应区分处理器源任务的互斥算法(即区分对待来自不同处理器的任务);严格区分并发性、并行性,描述更加精确;扩展了服务周期、事件之间关系;能够精确地量化互斥性能指标,以便更好地比较互斥算法优劣。最后,给出了该模型的一个简单实例,对模型应用提供指导。 展开更多

关键词 共享存储器 多处理器片上系统 互斥模型

下载PDF 职称材料

多核片上系统主控式内存控制器预取

10

作者 李鹏 王剑 +1 位作者 曾露 王焕东 《高技术通讯》 EI CAS 北大核心 2019年第5期423-431,共9页

本文提出了一种多核片上系统(MPSoC)主控式内存控制器预取方法来解决多IP核导致内存控制器端预取资源竞争的问题。该方法综合考虑了不同访存流预取的及时性和访存冲突性,将预取数据及时性差的访存流进行过滤,使之在stream buffer资源紧... 本文提出了一种多核片上系统(MPSoC)主控式内存控制器预取方法来解决多IP核导致内存控制器端预取资源竞争的问题。该方法综合考虑了不同访存流预取的及时性和访存冲突性,将预取数据及时性差的访存流进行过滤,使之在stream buffer资源紧张的情况下不占用流缓冲空间,同时利用流缓冲地址记录表使得存在冲突的访存流优先使用stream buffer,进一步降低了访存冲突的概率。实验表明,该方法可以提升近20%的最大访存带宽,而对带宽需求小的访存IP核可以降低60%左右的访存延迟。 展开更多

关键词 多核片上系统(MPSoC) 及时性 访存冲突 预取 流缓冲

下载PDF 职称材料

一种多处理器原型及其系统芯片设计方法 被引量：6

11

作者 黄凯 殷燎 +2 位作者 林锋毅 葛海通 严晓浪 《电子学报》 EI CAS CSCD 北大核心 2009年第2期305-311,共7页

随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次... 随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次、从高层抽象到底层实现逐步深入的方法解决软硬件接口验证问题和完善软硬件架构.H.264解码实验证明多处理器原型功能可行性和物理可实现性.基于该原型的多层次细化方法可有效确保SoC软硬件设计的正确性,并有助于软硬件结构协同设计优化. 展开更多

关键词 多处理器原型 系统芯片 软硬件协同设计

下载PDF 职称材料

基于AMBA-AHB总线多核平台的JPEG解码 被引量：5

12

作者 董岚 李丽 张宇昂 《电子测量与仪器学报》 CSCD 2009年第2期52-57,共6页

随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBA... 随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBA-AHB层次总线结构的片上多处理器系统硬件架构,然后以此为基础实现了2种并行化的JPEG解码算法。实验采用Altera Stratix II FPGA器件,整个系统运行在60 MHz的时钟频率下,与采用单个处理器实现的串行JPEG解码算法相比较,在集成了4个处理器核的MPSoC系统架构上实现的并行JPEG解码算法得到的最大加速比为2.23。 展开更多

关键词 片上多处理器系统 AMBA-AHB总线JPEG解码

下载PDF 职称材料

基于层次化总线的多处理器系统芯片设计与测试 被引量：4

13

作者 杜高明 章伟 高明伦 《电子测量与仪器学报》 CSCD 2007年第5期105-108,共4页

在单个芯片上集成多个处理器以提高SoC的整体性能已成为下一代集成电路设计趋势。如何提高其中多个处理器之间的通讯效率则成为MPSoC的设计关键。传统SoC平台中多以单总线结构为主,随着SoC中IP数目的增加,通讯效率随之降低。基于MPSoC... 在单个芯片上集成多个处理器以提高SoC的整体性能已成为下一代集成电路设计趋势。如何提高其中多个处理器之间的通讯效率则成为MPSoC的设计关键。传统SoC平台中多以单总线结构为主,随着SoC中IP数目的增加,通讯效率随之降低。基于MPSoC环境下,提出一种层次化总线结构:本地总线负责处理器与本地内存通讯;全局总线实现对全局设备的访问。两级总线通过总线桥连接。在RTL级设计了上述平台,以流水矩阵乘法为例研究其在不同工作负载下的加速比变化。实验结果表明,在四个处理器的情形下,循环次数为4次时加速比仅为2.2;随着循环次数增多,加速比可达3.2。 展开更多

关键词 多处理器系统芯片 双层总线 加速比

下载PDF 职称材料

基于AMBA总线的多核SoC原型芯片设计 被引量：2

14

作者 汤益华 杜高明 《仪器仪表用户》 2008年第4期92-93,共2页

在单个芯片上集成多个处理器以提高SoC的整体性能已成为下一代集成电路设计趋势,如何提高多处理器的可扩展性又成为多处理器系统芯片设计的关键。本文基于AMBA总线的基础上,研究多核SoC原型芯片可扩展性原型芯片的设计问题。在RTL级设... 在单个芯片上集成多个处理器以提高SoC的整体性能已成为下一代集成电路设计趋势,如何提高多处理器的可扩展性又成为多处理器系统芯片设计的关键。本文基于AMBA总线的基础上,研究多核SoC原型芯片可扩展性原型芯片的设计问题。在RTL级设计了上述平台,并用FPGA进行原型验证,以流水矩阵乘法为例研究其在不同工作负载下的加速比变化。实验结果表明,在六个处理器的情形下,循环次数为6次时加速比仅为4.10;随着循环次数增多,加速比可达5.48。 展开更多

关键词 多核SoC 原型芯片 双层总线 加速比

下载PDF 职称材料

一种面向多核的可重构容错方法 被引量：2

15

作者 张绍林 杨孟飞 +2 位作者 刘鸿瑾 姜宏 王若川 《计算机科学》 CSCD 北大核心 2014年第5期59-63,共5页

随着二代导航、载人航天、深空探测等空间应用对星载电子产品的低功耗和抗辐射容错能力提出更高的需求,传统多机冗余设计星载计算机面临着亟需进行设计升级换代。将可重构技术应用到多核片上系统的设计中,提出了一种基于动态可重构的容... 随着二代导航、载人航天、深空探测等空间应用对星载电子产品的低功耗和抗辐射容错能力提出更高的需求,传统多机冗余设计星载计算机面临着亟需进行设计升级换代。将可重构技术应用到多核片上系统的设计中,提出了一种基于动态可重构的容错体系结构,在硬件层提高系统的容错能力和扩展性对未来空间工程应用具有重要意义。首先介绍了多核片上系统和可重构技术的基本概念,简要分析了国际宇航可重构系统的研究案例。随后提出了一种基于动态可重构的容错体系结构,即通过基于系统降级的重构策略来实现系统级容错。在方案验证环节,采用LEON3作为处理单元,对容错模块功能进行了仿真验证。仿真结果表明,容错控制满足预期的设计需求。最后对后续工作做了简要规划,并对可重构容错方法设计进行了总结。 展开更多

关键词 多核 片上系统 动态可重构 容错

下载PDF 职称材料

基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现 被引量：2

16

作者 黄继业 谢辉 董哲康 《实验室研究与探索》 CAS 北大核心 2022年第8期14-18,76,共6页

为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流... 为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。 展开更多

关键词 通信测试 单芯片集成多处理器片上系统 第五代移动通信技术 宽带收发器 软件无线电实验平台

下载PDF 职称材料

MPSoC在多轴伺服电机驱动器上的应用 被引量：1

17

作者 王邦继 王东 +2 位作者 许睿 张文轩 刘庆想 《电机与控制学报》 EI CSCD 北大核心 2021年第12期19-26,共8页

针对单块芯片难以实现多轴伺服电机的独立、同步驱动控制问题,提出一种基于多处理器片上系统(MPSoC)的多轴伺服电机驱动控制方案。首先,采用软硬件协同设计技术实现单轴伺服电机的速度与电流环控制,将具有高实时性、控制算法相对单一的... 针对单块芯片难以实现多轴伺服电机的独立、同步驱动控制问题,提出一种基于多处理器片上系统(MPSoC)的多轴伺服电机驱动控制方案。首先,采用软硬件协同设计技术实现单轴伺服电机的速度与电流环控制,将具有高实时性、控制算法相对单一的电流矢量控制算法以及信号采集和处理算法采用纯硬件逻辑实现,而具有强灵活性的速度环算法采用软件方式实现;其次,采用MPSoC的设计方法,在单片现场可编程门阵列(FPGA)之中集成了主控制器、多路单轴伺服驱动控制模块、网络通信等功能模块,构建了多轴伺服电机驱动控制片上系统;最后,搭建了两路实验系统,并进行了实验验证。实验结果表明,该方案可实现对两(多)路伺服电机的独立、同步驱动控制,电流环具有延时小,速度环具有响应快、滞后小的特征,验证了该方案的可行性与有效性。 展开更多

关键词 伺服电机 多轴伺服驱动 矢量控制 多处理器片上系统 现场可编程门阵列 软硬件协同设计

下载PDF 职称材料

多核SoC可扩展性设计技术研究

18

作者 杜高明 张多利 汤益华 《电子测量与仪器学报》 CSCD 2008年第6期33-37,共5页

近年来,使用多核SoC代替传统的单处理器系统,在提高系统并行性方面显示出了巨大的优势。本文在已有层次化总线结构MPSoC的基础上,研究多核SoC原型芯片可扩展性设计问题。在RTL级设计了上述平台,并用FPGA进行原型验证,以流水矩阵乘法为... 近年来,使用多核SoC代替传统的单处理器系统,在提高系统并行性方面显示出了巨大的优势。本文在已有层次化总线结构MPSoC的基础上,研究多核SoC原型芯片可扩展性设计问题。在RTL级设计了上述平台,并用FPGA进行原型验证,以流水矩阵乘法为例研究其在不同工作负载下的加速比变化。实验结果表明,在6个处理器的情形下,循环次数为6次时加速比仅为4.10;随着循环次数增多,加速比可达5.48。研究表明多核层次化总线原型芯片的性能提升百分比以及面积增加百分比与处理器数目成正比。可以通过增加处理器的数目来提升MPSoC原型芯片的性能。 展开更多

关键词 多核SoC 原型芯片 可扩展性设计 双层总线 加速比

下载PDF 职称材料

TriBA互联拓扑结构及其性能分析

19

作者 刘彩霞 石峰 +2 位作者 乔保军 HAROON Ur Rashid 宋红 《计算机工程》 CAS CSCD 北大核心 2010年第15期105-107,共3页

基于计算局域性原理提出评价网络性能的底层全互联率,利用该指标对TriBA拓扑结构的直接互联网络在计算速度、物理布局2个方面进行性能分析。结果表明,TriBA的底层全互连结构可降低网络复杂度、提高通信性能,对角线VLSI布局得到的功耗相... 基于计算局域性原理提出评价网络性能的底层全互联率,利用该指标对TriBA拓扑结构的直接互联网络在计算速度、物理布局2个方面进行性能分析。结果表明,TriBA的底层全互连结构可降低网络复杂度、提高通信性能,对角线VLSI布局得到的功耗相比2D Mesh结构节省了11%,该功耗优势在大规模片上多核系统中尤为明显。 展开更多

关键词 片上多核系统 TriBA拓扑结构 局域性 直接互联网络 VLSI布局

下载PDF 职称材料