期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA的快速数字锁相环实现 被引量：1
1
作者 杨湲 肖顺文 +2 位作者 邹文辉 易欢 李怡琳 《乐山师范学院学报》 2016年第8期24-28,共5页
根据数字锁相环的原理,本设计用VHDL语言实现了锁相功能。本设计的数字锁相环是由数字鉴相器、数字环路滤波器、数字振荡器,相位调整模块组成。在设计中对锁相时间与相位同步误差做了一定的调整,使本设计中的锁相环具有快速锁相,低同步... 根据数字锁相环的原理,本设计用VHDL语言实现了锁相功能。本设计的数字锁相环是由数字鉴相器、数字环路滤波器、数字振荡器,相位调整模块组成。在设计中对锁相时间与相位同步误差做了一定的调整,使本设计中的锁相环具有快速锁相,低同步误差等优点。同时采用模块化设计,使得各个功能模块具有独立性强,修改方便等特点。仿真结果表明:信号经过锁相环以后,能够很快地进入锁定状态并且具有很小的相位误差。 展开更多
关键词 VHDL语言 快速锁相 低同步误差 模块化设计 相位误差
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部