期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
可控模拟延迟线的研究
被引量:
1
1
作者
张德龙
《电子科学学刊》
CSCD
1992年第6期561-566,共6页
本文提出了一种用我国首创的DYL集成线性“与或”门设计成的模拟延迟线。这种延迟线不仅具有电路结构简单、信号传递速度快等特点,而且电路的延迟量可以用数字量直接控制。
关键词
延迟线
模拟延迟线
集成线性
下载PDF
职称材料
任意值数触发器电路设计及其应用
被引量:
4
2
作者
张德龙
张瑜
《计算机学报》
EI
CSCD
北大核心
1995年第1期65-70,共6页
本文在运用DYL集成线性“与或”门构成多值反相器的基础上,设计出可存储任意逻辑状态值的RS触发器、D触发器和JK触发器.这类任意值数触发器可作为多值逻辑器件,用于多值时序电路设计.
关键词
触发器
电路设计
多值逻辑
设计
应用
下载PDF
职称材料
题名
可控模拟延迟线的研究
被引量:
1
1
作者
张德龙
机构
安徽大学电子工程与信息科学系
出处
《电子科学学刊》
CSCD
1992年第6期561-566,共6页
基金
国家自然科学基金
文摘
本文提出了一种用我国首创的DYL集成线性“与或”门设计成的模拟延迟线。这种延迟线不仅具有电路结构简单、信号传递速度快等特点,而且电路的延迟量可以用数字量直接控制。
关键词
延迟线
模拟延迟线
集成线性
Keywords
linear
andor
gate
Artificial
delay
line
'Time-space'
conversion
'Space-time'
conversion
分类号
TN812 [电子电信—信息与通信工程]
下载PDF
职称材料
题名
任意值数触发器电路设计及其应用
被引量:
4
2
作者
张德龙
张瑜
机构
安徽大学电子工程与信息科学系
出处
《计算机学报》
EI
CSCD
北大核心
1995年第1期65-70,共6页
基金
安徽省教委科研基金
文摘
本文在运用DYL集成线性“与或”门构成多值反相器的基础上,设计出可存储任意逻辑状态值的RS触发器、D触发器和JK触发器.这类任意值数触发器可作为多值逻辑器件,用于多值时序电路设计.
关键词
触发器
电路设计
多值逻辑
设计
应用
Keywords
Multi-valued
logic
arbitrary
valued
Flip-Flop
DYL
integrated
linear
andor
gate
.
分类号
TN783.02 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
可控模拟延迟线的研究
张德龙
《电子科学学刊》
CSCD
1992
1
下载PDF
职称材料
2
任意值数触发器电路设计及其应用
张德龙
张瑜
《计算机学报》
EI
CSCD
北大核心
1995
4
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部