期刊文献+
共找到47篇文章
< 1 2 3 >
每页显示 20 50 100
阻塞斩波三相交交变频电源的FPGA控制实现 被引量:1
1
作者 朱虹 潘小波 +2 位作者 陈玲 关越 张庆丰 《电力系统保护与控制》 EI CSCD 北大核心 2014年第21期116-123,共8页
变频技术是重要的节能技术,所以针对低频或转速不恒定的节能设备,提出了基于FPGA数字控制的三相交交直接变频电源技术。用VHDL语言对主控芯片FPGA编写程序,其输出的高频SPWM信号经驱动电路后作为电源和负载间开关MOSFET的控制信号。MOS... 变频技术是重要的节能技术,所以针对低频或转速不恒定的节能设备,提出了基于FPGA数字控制的三相交交直接变频电源技术。用VHDL语言对主控芯片FPGA编写程序,其输出的高频SPWM信号经驱动电路后作为电源和负载间开关MOSFET的控制信号。MOSFET周期性地部分阻塞电源不能达到负载来改变输出电压的频率,同时在放行的时区斩波来改变输出电压的幅值。基于Matlab仿真平台,对系统进行了建模和仿真,仿真结果验证了该技术的正确性。最后给出了频率为7.14 Hz和2.63 Hz的实验波形,实验结果证明了该技术的可行性。 展开更多
关键词 交交变频 Field—Programmable Gate Array(FPGA) 斩波 恒压频比 面积等效 占空比 Very—High-Speed Integrated Circuit Hardware Description language(vhdl)
下载PDF
ASIC Design of DA-Based 2-D Inverse Discrete Cosine Transform
2
作者 陈禾 韩月秋 《Journal of Beijing Institute of Technology》 EI CAS 1999年第2期56-63,共8页
Aim To present an ASIC design of DA based 2 D IDCT. Methods\ In the design of 1 D IDCT is utilized a Chen based fast IDCT algorithm, and multiplier accumulators based on distributed algorithm contributes in reduc... Aim To present an ASIC design of DA based 2 D IDCT. Methods\ In the design of 1 D IDCT is utilized a Chen based fast IDCT algorithm, and multiplier accumulators based on distributed algorithm contributes in reducing the hardware amount and in enhancing the speed performance. Results and Conclusion\ VHDL simulation, synthesis and layout design of system are implemented. This 2 D IDCT ASIC design owns best timing performance when compared with other better designs internationally. Results of design prove to be excellent. 展开更多
关键词 discrete cosine transform(DCT) distributed algorithm(DA) VHSIC hardware description language(vhdl)
下载PDF
实时视频SDRAM控制器的FPGA设计与实现 被引量:10
3
作者 段晓晨 何小刚 程永强 《太原理工大学学报》 CAS 北大核心 2006年第S1期5-8,共4页
描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM... 描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。 展开更多
关键词 FPGA SDRAM vhdl 状态机
下载PDF
用CPLD设计高精度超声液位检测系统 被引量:9
4
作者 程万胜 吴新军 刘军 《传感器技术》 CSCD 北大核心 2003年第3期42-44,共3页
为了稳定、精确地测量液位,通过运用复杂可编程逻辑器件控制超声波的发射和接收以及单片机进行数据运算的方法设计了超声波液位检测系统,该系统测量误差远远小于1mm。
关键词 复杂可编程逻辑器件 超高速硬件描述语言 超声波 液位检测
下载PDF
Design and implementation of high-speed real-time data acquisition system based on FPGA 被引量:12
5
作者 WANG Xu-ying LU Ying-hua ZHANG Li-kun 《The Journal of China Universities of Posts and Telecommunications》 EI CSCD 2006年第4期61-66,共6页
The electromagnetic radiation will result in informa- tion leakage being recovered when computers work. This article presents a high-speed real-time data acquisition system based on peripheral component interconnect ... The electromagnetic radiation will result in informa- tion leakage being recovered when computers work. This article presents a high-speed real-time data acquisition system based on peripheral component interconnect (PCI) bus and field programmable gate array (FPGA) for sampling electromagnetic radiation caused by video signal. The hardware design and controlling flow of each module are introduced in detail. The sampling rate can reach 64 Msps and system transfers speed can be up to 128 Mb/s by using time interleaving, which increases the overall sampling speed of a system by operating two data converters in parallel. 展开更多
关键词 high-speed data acquisition FPGA PCI bus very-high-speed integrated circuit Hardware description language vhdl analog-to-digital converter (ADC)
原文传递
高精度中频双极性PWM信号发生器的FPGA实现 被引量:12
6
作者 孔德杰 宋悦铭 毛大鹏 《国外电子测量技术》 2015年第11期32-34,43,共4页
针对DSP芯片的PWM驱动信号精度与载波频率不能兼顾的矛盾,提出了一种基于FPGA器件的高精度中频双极性PWM信号发生器,该PWM信号发生器采用VHDL语言予以实现,具有集成度高、抗干扰能力强、中频范围内频率可调而不改变PWM精度的特点。仿真... 针对DSP芯片的PWM驱动信号精度与载波频率不能兼顾的矛盾,提出了一种基于FPGA器件的高精度中频双极性PWM信号发生器,该PWM信号发生器采用VHDL语言予以实现,具有集成度高、抗干扰能力强、中频范围内频率可调而不改变PWM精度的特点。仿真结果表明在中频范围内,该PWM信号发生器可以方便的改变PWM驱动信号频率,而其精度不会变化。在长脉冲激光驱动电路中实验中,该PWM信号发生器很好地解决了PWM精度与频率之间的矛盾,并具有较强的抗干扰能力。 展开更多
关键词 现场可编程门阵列 脉宽调制 超高速集成电路硬件描述语言
下载PDF
采用FPGA技术实现DDA插补算法的研究 被引量:11
7
作者 闫华 左健民 汪木兰 《现代制造工程》 CSCD 2007年第9期51-53,68,共4页
在Xilinx ISE开发平台上,运用硬件描述语言VHDL设计了DDA直线插补程序与DDA圆弧插补程序,并使用ModelSIM6.1进行功能仿真,选用Xilinx公司Spartan-3E系列的器件进行下载配置,硬化实现了DDA插补算法。
关键词 数控 插补算法 现场可编程逻辑门阵列 超高速集成电路硬件描述语言
下载PDF
基于FPGA/CPLD数控系统插补智能芯片设计 被引量:9
8
作者 汪木兰 左健民 王中华 《中国制造业信息化(学术版)》 2006年第11期50-54,共5页
基于数控智能芯片的架构和软件硬化的理念,利用FPGA/CPLD设计插补模块既保留了硬件电路运算速度快(纳秒级)、插补思路清晰的优点,又克服了原有数字逻辑插补电路灵活性差的缺点。选用美国Altera公司的CycloneⅡ系列芯片进行下载配置,实... 基于数控智能芯片的架构和软件硬化的理念,利用FPGA/CPLD设计插补模块既保留了硬件电路运算速度快(纳秒级)、插补思路清晰的优点,又克服了原有数字逻辑插补电路灵活性差的缺点。选用美国Altera公司的CycloneⅡ系列芯片进行下载配置,实现了脉冲增量式插补中的逐点比较法轮廓插补算法,定义出了芯片的输入/输出接口,通过VHDL语言进行编程仿真,获得了输出脉冲波形,完成了直线和圆弧轮廓4个象限的插补功能。 展开更多
关键词 计算机数控系统 插补算法 FPGA/CPLD vhdl
下载PDF
VHDL在CCD驱动电路中的应用 被引量:9
9
作者 高志国 万堃 曹益平 《光学仪器》 2006年第3期21-27,共7页
CCD技术被广泛用于非接触式测量,具有广阔的发展前景。介绍了CCD的结构和工作原理,对TCD 1206UD型号的CCD的工作时序做了分析。同时,介绍了CCD驱动时序的VHDL源代码。最后列出采用VHDL制作CCD工作时序的方法,基于这种方法把它用于光学... CCD技术被广泛用于非接触式测量,具有广阔的发展前景。介绍了CCD的结构和工作原理,对TCD 1206UD型号的CCD的工作时序做了分析。同时,介绍了CCD驱动时序的VHDL源代码。最后列出采用VHDL制作CCD工作时序的方法,基于这种方法把它用于光学三角法的激光测微头。 展开更多
关键词 激光 电荷耦合器件 高速硬件描述语言(vhdl) 源代码
下载PDF
基于FPGA的汽车主动悬架模糊自适应PID控制器设计 被引量:8
10
作者 马克 米林 +1 位作者 谭伟 王苏磊 《机床与液压》 北大核心 2018年第14期95-99,148,共6页
为改善乘车舒适性,建立1/4主动悬架模型,提出模糊自适应PID控制策略,并基于FPGA平台,应用VHDL语言在RTL级上实现模糊控制。该PID控制器以车身垂直速度的误差及误差变化率作为模糊控制器的输入,根据模糊规则推理,对PID参数进行在线优化,... 为改善乘车舒适性,建立1/4主动悬架模型,提出模糊自适应PID控制策略,并基于FPGA平台,应用VHDL语言在RTL级上实现模糊控制。该PID控制器以车身垂直速度的误差及误差变化率作为模糊控制器的输入,根据模糊规则推理,对PID参数进行在线优化,利用MATLAB/Simulink对模糊自适应PID控制器进行仿真。结果表明:具有模糊自适应PID控制器的主动悬架在提高车辆舒适性方面明显优于被动悬架。最后,采用FPGA设计方法,对模糊控制器的主要模块进行设计。 展开更多
关键词 主动悬架 模糊自适应PID控制 FPGA vhdl语言
下载PDF
一种基于VHDL与CPLD器件的PWM发生器 被引量:6
11
作者 林王坚 冯浩 华亮 《机电工程》 CAS 2008年第2期93-95,99,共4页
介绍了一种自行研制的基于硬件描述语言(VHDL)和复杂可编程逻辑器件(CPLD)的PWM发生器的设计,在产生正反两路PWM波形信号的同时,实现了两路信号互锁、延时时间可调。该发生器采用数字化设计,结构简单、控制精确、可在线编程。
关键词 硬件描述语言 复杂可编程逻辑器件 脉宽调制发生器
下载PDF
一种高效多串口扩展方法 被引量:6
12
作者 周玉成 刘军 赵亮 《木材工业》 2004年第5期18-20,共3页
 很多单片机应用系统常需用到多个串口,但常用的51单片机只有一个串口,而双串口单片机价格较高。本文介绍了一种基于ST16C554、CPLD的高效多串口扩展方法,采用软硬件结合,实现4个串口中断源共用单片机的一个中断,解决了51单片机中断资...  很多单片机应用系统常需用到多个串口,但常用的51单片机只有一个串口,而双串口单片机价格较高。本文介绍了一种基于ST16C554、CPLD的高效多串口扩展方法,采用软硬件结合,实现4个串口中断源共用单片机的一个中断,解决了51单片机中断资源有限的问题,降低了系统成本。ST16C554工作在FIFO模式,采用中断方式收发数据,并有16字节的硬件接收发送缓冲区,降低了CPU的开销。 展开更多
关键词 多串口 可编程逻辑器件 C51单片机 16C554 硬件描述语言
下载PDF
利用VHDL语言实现直接数字频率合成 被引量:3
13
作者 周润景 杜玉 《内蒙古大学学报(自然科学版)》 CAS CSCD 北大核心 2004年第4期428-431,共4页
介绍了DDS技术的组成原理及特点,利用VHDL语言在Altera公司的FLEX10K系列器件上实现了DDS系统,通过MAX+plusII和Matlab演示了仿真结果.
关键词 直接数字频率合成(DDS) 现场可编程逻辑器件(FPGA) 硬件描述语言(vhdl)
下载PDF
基于FPGA的CRC算法的串行和并行实现 被引量:7
14
作者 肖艳艳 何晓雄 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2016年第10期1362-1366,共5页
在数字数据通信系统中,由于信道传输特性不理想以及噪声等干扰,常常会出现一些异常情况。因此,通常在数据通信中添加循环冗余校验(cyclic redundancy check,CRC)码,可以大幅度提高通信的可靠性。文章在论述串行CRC实现的基础上,对电路... 在数字数据通信系统中,由于信道传输特性不理想以及噪声等干扰,常常会出现一些异常情况。因此,通常在数据通信中添加循环冗余校验(cyclic redundancy check,CRC)码,可以大幅度提高通信的可靠性。文章在论述串行CRC实现的基础上,对电路结构提出了改进的方案,实现了基于现场可编程逻辑门阵列(field programmable gate array,FPGA)的CRC的串行2、4、8位和并行算法,并用超高速集成电路硬件描述语言(very-high-speed integrated circuit hardware description language,VHDL)实现CRC校验,将实验结果下载到DE2,验证了方案的可行性。 展开更多
关键词 循环冗余校验码 串行算法 并行算法 超高速集成电路硬件描述语言 现场可编程逻辑门阵列
下载PDF
数字心率计的FPGA设计与实现 被引量:6
15
作者 付扬 李静 《计算机仿真》 CSCD 北大核心 2010年第8期363-367,共5页
数字心率计的测量准确度和性价比是衡量其性能的重要指标,为提高其性能指标,首先设计了高精度的模拟电路,抑制了心率信号采集处理过程中的干扰,得到了明显突出的脉冲心率信号。然后重点设计了基于先进FPGA技术的数字系统,设计中采用了... 数字心率计的测量准确度和性价比是衡量其性能的重要指标,为提高其性能指标,首先设计了高精度的模拟电路,抑制了心率信号采集处理过程中的干扰,得到了明显突出的脉冲心率信号。然后重点设计了基于先进FPGA技术的数字系统,设计中采用了有效方法,解决了瞬时心率计算如何节省FPGA资源的难题,实现了FPGA优化设计。通过对心率计的综合仿真,验证了系统设计的有效性和可行性,成功地用到了FPGA芯片中。心率计的设计实现了瞬时心率、平均心率的测量。经仿真证明,各种心率状态显示和报警等。为数字心率计FPGA的设计提供了技术依据,降低了成本和功耗,具有高性价比,符合功能要求。 展开更多
关键词 仿真 心率计 瞬时心率 平均心率 现场可编程门阵列 硬件描述语言
下载PDF
基于FPGA的欧洲应答器编码实现 被引量:2
16
作者 张斌 李开成 《北京交通大学学报》 EI CAS CSCD 北大核心 2006年第2期72-75,共4页
应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车_地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实... 应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车_地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实现EU-ROBALISE实时编码的方法,在MAX+PLUS II平台上应用VHDL硬件描述语言进行了仿真分析,最后的验证结果表明设计正确,达到了预期的目的. 展开更多
关键词 欧洲应答器 编码 现场可编程门阵列 MAX+PLUS 硬件描述语言
下载PDF
VHDL数字系统设计实验教学研究 被引量:6
17
作者 廖荣 李蓓 +1 位作者 张振杰 李宇威 《实验室研究与探索》 CAS 北大核心 2017年第12期227-229,289,共4页
VHDL数字系统设计实验课程已建成立体化教学资源,自主开发了EDA实验平台,建成含课堂视频、实验指导视频、电子教案、网上信息发布、师生互动等的课程网站;还精心设计了实验内容,安排了由浅入深的基本模块电路设计、简单综合设计、接近... VHDL数字系统设计实验课程已建成立体化教学资源,自主开发了EDA实验平台,建成含课堂视频、实验指导视频、电子教案、网上信息发布、师生互动等的课程网站;还精心设计了实验内容,安排了由浅入深的基本模块电路设计、简单综合设计、接近工程实际的复杂设计3个层次实验;改革实验教学方法,提供全方位的实验教学指导;加强学生实验过程管理,开发并使用了现场电脑打分系统;完善有效的实验考核方案。结果表明:该一系列措施在实验教学体系建设方面取得了较好成绩,使实践课达到了教学直观和知识系统化的目的,学生普遍反映受益匪浅。 展开更多
关键词 超高速集成电路硬件描述语言 数字系统设计 现场可编程门阵列 实验教学 系统化
下载PDF
维特比译码器的VHDL模块化实现 被引量:2
18
作者 陈坚 汪东旭 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1075-1079,共5页
在维特比译码器的软判决最大似然算法的基础上,提出一种新的基于坐标变换的找点算法,它只需求8点欧氏距,使问题大大简化,同时可获得4 dB的编码增益.随后串行地实现了加比选模块,并用组合电路结构化实现了移位输出.根据... 在维特比译码器的软判决最大似然算法的基础上,提出一种新的基于坐标变换的找点算法,它只需求8点欧氏距,使问题大大简化,同时可获得4 dB的编码增益.随后串行地实现了加比选模块,并用组合电路结构化实现了移位输出.根据CCITTV.32 bit/s用硬件描述语言(VHDL)合理地实现了整个译码器,得到了更快的速度和更小的电路规模. 展开更多
关键词 维特比译码器 欧氏距 硬件描述语言 vhdl
下载PDF
一种数字信号处理算法的现场可编程门阵列实现
19
作者 沙征东 宋光爱 《武汉水利电力大学学报》 CSCD 2000年第2期104-107,共4页
提出了一种实现数字信号处理 (DigitalSignalProcess ,DSP)算法的基于现场可编程门阵列 (FieldPro grammableGateArray ,FPGA)的实现方案 ,在这一方案中 ,采用超大规模集成电路硬件描述语言 (VHDL)来描述设计方案 ,协调了规模和速度两... 提出了一种实现数字信号处理 (DigitalSignalProcess ,DSP)算法的基于现场可编程门阵列 (FieldPro grammableGateArray ,FPGA)的实现方案 ,在这一方案中 ,采用超大规模集成电路硬件描述语言 (VHDL)来描述设计方案 ,协调了规模和速度两方面的要求 。 展开更多
关键词 FPGA vhdl 逻辑综合 并行处理 数字信息处理
原文传递
基于VHDL语言实现FPGA设计 被引量:2
20
作者 田源 《火控雷达技术》 2004年第1期58-60,共3页
介绍采用 VHDL语言在现场可编程门阵列器件 ( FPGA)上实现通用芯片 82 5 5的设计 ,并简要介绍 82 5 5的结构 ,给出 VHDL语言设计程序。
关键词 vhdl语言 FPGA 设计 现场可编程门阵列器件 通用芯片
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部