期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
HDTV集成解码芯片的一种总线设计
被引量：
8
1
作者
李东晓
姚庆栋
+1 位作者
刘鹏
周莉
《电路与系统学报》
CSCD
2003年第3期81-86,共6页
本文给出了HDTV集成解码芯片的一种总线设计方案。通过分割总线时间片静态调度DMA传输,并将部分HDTV解码同步控制嵌入到总线调度中,使总线数据传输与解码流程相配合,有效地分配和使用总线带宽,在确保满足系统实时处理性能的条件下,尽可...
本文给出了HDTV集成解码芯片的一种总线设计方案。通过分割总线时间片静态调度DMA传输,并将部分HDTV解码同步控制嵌入到总线调度中,使总线数据传输与解码流程相配合,有效地分配和使用总线带宽,在确保满足系统实时处理性能的条件下,尽可能降低系统对总线带宽的需求,减少片内数据缓冲区容量以降低系统硬件开销。
展开更多
关键词
hdtv
集成解码芯片
总线仲裁
时间片
软硬件协同设计
软硬件协同仿真
下载PDF
职称材料
题名
HDTV集成解码芯片的一种总线设计
被引量：
8
1
作者
李东晓
姚庆栋
刘鹏
周莉
机构
浙江大学信息与电子工程学系
出处
《电路与系统学报》
CSCD
2003年第3期81-86,共6页
基金
国家自然科学基金资助项目(69972043)
国家高技术研究发展863计划基金资助项目(863-SOC-Y-3-2)
文摘
本文给出了HDTV集成解码芯片的一种总线设计方案。通过分割总线时间片静态调度DMA传输,并将部分HDTV解码同步控制嵌入到总线调度中,使总线数据传输与解码流程相配合,有效地分配和使用总线带宽,在确保满足系统实时处理性能的条件下,尽可能降低系统对总线带宽的需求,减少片内数据缓冲区容量以降低系统硬件开销。
关键词
hdtv
集成解码芯片
总线仲裁
时间片
软硬件协同设计
软硬件协同仿真
Keywords
hdtv
soc
decoder
bus
arbitration
time
slice
hardware/software
co-design
hardware/software
co-simulation
分类号
TN492 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
HDTV集成解码芯片的一种总线设计
李东晓
姚庆栋
刘鹏
周莉
《电路与系统学报》
CSCD
2003
8
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
