期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到7篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA的多通路SRIO数据传输设计 被引量：3
1
作者 任勇峰 多卉枫 武慧军 《电子测量技术》 北大核心 2022年第14期152-156,共5页
为满足航天遥测系统中多路高速数据可靠传输的需求,提出了一种基于FPGA控制器和Serial RapidIO(SRIO)协议的四通路数据传输设计方案。设计使用Xilinx A7系列FPGA,并使用4个其内部集成的SRIO IP核,设计内部逻辑,实现四路SRIO高速数据传输... 为满足航天遥测系统中多路高速数据可靠传输的需求,提出了一种基于FPGA控制器和Serial RapidIO(SRIO)协议的四通路数据传输设计方案。设计使用Xilinx A7系列FPGA,并使用4个其内部集成的SRIO IP核,设计内部逻辑,实现四路SRIO高速数据传输;使用其内部集成的吉比特收发器(GTP)以满足SRIO传输协议物理层要求。硬件电路使用4个高速收发光模块完成光电转换;并使用高质量时钟芯片产生125 MHz的差分时钟信号作为SRIO IP核的参考时钟。经测试验证四路数据传输速率可达440 MB/s,且无丢帧、误码现象,该设计已成功运用于遥测系统某地面测试台项目,可实现四路高速数据稳定传输。 展开更多
关键词 可编程逻辑器件(FPGA) Serial RapidIO协议 SRIO IP核 吉比特收发器 共享逻辑
下载PDF
CBM-TOF超级模块高密度数据前端读出设计 被引量：2
2
作者 郑佳俊 曹平 +1 位作者 李超 安琪 《核电子学与探测技术》 北大核心 2017年第4期450-456,共7页
为满足超级模块探测器质量评估的数据读出需求,设计了一种基于"三明治"结构的前端高密度数据读出方法。利用FPGA技术实现320通道时间数字化数据读出和自定义协议处理,并通过片内高速串行收发器与光纤进行长距离数据传输。在... 为满足超级模块探测器质量评估的数据读出需求,设计了一种基于"三明治"结构的前端高密度数据读出方法。利用FPGA技术实现320通道时间数字化数据读出和自定义协议处理,并通过片内高速串行收发器与光纤进行长距离数据传输。在外部回环模式下的测试结果表明,6 Gb/s高速链路误码率小于10-13的置信度超过95%,接收TDC数据和自定义协议处理功能正常,系统连续稳定运行超过48 h,可满足探测器评估需求。 展开更多
关键词 CBM-TOF超级模块 FPGA 数据读出 高速串行收发器
下载PDF
一种4 Gsample/s12bADC接口电路中的发送器设计
3
作者 张博 陶晓旭 刘宇 《电讯技术》 北大核心 2020年第10期1233-1238,共6页
针对一种4 Gsample/s12b模数转换器(Analog-to-Digital Converter,ADC)中的接口电路发送器的设计难度大的问题,基于吉比特收发器(Gigabit Transceiver,GTX),遵循JESD204B子类1标准,设计并验证了一种四字节并行发送器。采用四字节并行方... 针对一种4 Gsample/s12b模数转换器(Analog-to-Digital Converter,ADC)中的接口电路发送器的设计难度大的问题,基于吉比特收发器(Gigabit Transceiver,GTX),遵循JESD204B子类1标准,设计并验证了一种四字节并行发送器。采用四字节并行方案实现8B/10B编码器和加扰器,将系统时钟由1 GHz降至250 MHz,降低了设计难度;通过添加均衡指示位,提高了电路最大工作频率。基于赛灵思ZC706开发板,完成了该发送器与接收端IP的联合验证。实验结果表明,接收数据与发射数据一致且通道间数据无偏移,该发送器满足4 Gsample/s 12 b ADC接口电路的传输带宽需求。相同处理效果下,相比单字节、双字节设计方案资源占比更少。 展开更多
关键词 模数转换器 接口电路 吉比特收发器 发射器设计 四字节并行
下载PDF
一种光电经纬仪数字相机数据传输系统的设计
4
作者 吴瑾 高世杰 郭永飞 《半导体光电》 CAS CSCD 北大核心 2008年第4期586-589,共4页
为了实现数字图像以光纤为通道实时传输,利用RocketIO实现数据的串行以及解串操作,建立了适合于经纬仪的数据传输系统。针对Xilinx的Virtex-ⅡPRO系列FPGA内嵌的RocketIO收发器模块,设计了用于经纬仪中数字相机的高速数据传输系统。结... 为了实现数字图像以光纤为通道实时传输,利用RocketIO实现数据的串行以及解串操作,建立了适合于经纬仪的数据传输系统。针对Xilinx的Virtex-ⅡPRO系列FPGA内嵌的RocketIO收发器模块,设计了用于经纬仪中数字相机的高速数据传输系统。结果显示,其单通道传输速率可达3.125 Gb/s,数据延迟低于300 ns,误码率低于10-12,实现了数字图像高速、实时、远距离传输,满足了光电探测设备对于传输带宽的需求。 展开更多
关键词 光电经纬仪 ROCKETIO 多吉比特速率收发器 CAMERA LINK
下载PDF
基于ATE的千兆以太网收发器芯片测试方法
5
作者 谢凌峰 武新郑 王建超 《电子与封装》 2023年第11期12-17,共6页
千兆以太网收发器芯片是一种最高能支持1000 Mbit/s传输速率的高速接口芯片。介绍了该类芯片的功能、硬件配置,针对ATE测试机台设计了相应的外围电路,在ATE测试机台上进行了寄存器读写测试和回环测试,利用测试机抓取了千兆以太网芯片输... 千兆以太网收发器芯片是一种最高能支持1000 Mbit/s传输速率的高速接口芯片。介绍了该类芯片的功能、硬件配置,针对ATE测试机台设计了相应的外围电路,在ATE测试机台上进行了寄存器读写测试和回环测试,利用测试机抓取了千兆以太网芯片输出的数据,测试结果验证了千兆以太网收发器芯片的功能正确性。 展开更多
关键词 千兆以太网收发器芯片 寄存器读写测试 回环测试 ATE
下载PDF
千兆以太网收发器芯片测试技术研究 被引量：2
6
作者 武新郑 李斌 《电子质量》 2021年第10期22-26,共5页
千兆以太网收发器芯片是一款典型的高速数字类接口芯片,其数据速率支持10/100 Mbps,最高支持1000 Mbps的数据传输。该文对该芯片的测试研究,以在ATE测试机台上最终实现芯片各种模式下的功能为研究目标,开展对芯片工作模式、硬件配置、... 千兆以太网收发器芯片是一款典型的高速数字类接口芯片,其数据速率支持10/100 Mbps,最高支持1000 Mbps的数据传输。该文对该芯片的测试研究,以在ATE测试机台上最终实现芯片各种模式下的功能为研究目标,开展对芯片工作模式、硬件配置、寄存器配置、数据采集等的测试方案研究。功能以回环的方式进行测试,高速数据接口上的信号不是该文重点研究对象,所以不涉及差分电压、抖动等参数的测试。为满足最高1000 Mbps的功能测试,时钟信号最高可达125 MHz,ATE测试机台需选用满足至少500 MHz带宽的数字通道资源。 展开更多
关键词 千兆以太网收发器芯片 功能 回环 ATE
下载PDF
基于内嵌处理器的千兆光纤收发器设计与应用
7
作者 覃飞虎 《价值工程》 2012年第16期189-190,共2页
本文介绍了有线电视CATV利用光纤传输的优势,介绍了千兆网技术的发展以及千兆光纤收发器在千兆网中的作用,然后根据最新的千兆网络芯片,讨论千兆光纤收发器的系统工作方式,然后根据系统设计,讨论了千兆光纤收发器局端设备和远端设备的... 本文介绍了有线电视CATV利用光纤传输的优势,介绍了千兆网技术的发展以及千兆光纤收发器在千兆网中的作用,然后根据最新的千兆网络芯片,讨论千兆光纤收发器的系统工作方式,然后根据系统设计,讨论了千兆光纤收发器局端设备和远端设备的网管策略,最后对测试方面进行了简要的说明。 展开更多
关键词 有线电视 千兆光纤收发器 内嵌处理器
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部