期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1,743篇文章
< 1 2 … 88 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA的图像采集与VGA显示系统 被引量：45
1
作者 朱奕丹 方怡冰 《计算机应用》 CSCD 北大核心 2011年第5期1258-1261,1264,共5页
针对传统的PCI图像采集卡的弊端,利用Altera公司的DE2开发平台,设计了基于现场可编程门阵列(FPGA)的图像采集与VGA显示系统。该系统以嵌入了NiosⅡ软核的可编程逻辑芯片FPGA作为控制器,以图像传感器、数字存储器、视频D/A转换器、VGA显... 针对传统的PCI图像采集卡的弊端,利用Altera公司的DE2开发平台,设计了基于现场可编程门阵列(FPGA)的图像采集与VGA显示系统。该系统以嵌入了NiosⅡ软核的可编程逻辑芯片FPGA作为控制器,以图像传感器、数字存储器、视频D/A转换器、VGA显示接口等作为FPGA外设,利用可编程片上系统(SOPC)技术实现对FPGA及其外设的编程与控制,最终实现对实时图像的采集、处理与显示。设计结果表明,利用SOPC技术实现的电子系统具有设计方法灵活高效、可移植性强、易于实现高速数据采集、通用性好等优势。 展开更多
关键词 可编程片上系统技术 现场可编程门阵列 DE2 NiosⅡ CMOS图像传感器 视频D/A转换器 VGA显示接口
下载PDF
三次谐波注入式五相永磁同步电机转矩密度优化 被引量：40
2
作者 赵品志 杨贵杰 李勇 《中国电机工程学报》 EI CSCD 北大核心 2010年第33期71-77,共7页
为了提高三次谐波注入式五相永磁同步电动机的转矩密度,通过理论推导及有限元分析方法,提出了在定子电流幅值不变的前提下,使转矩密度达到最优的三次谐波注入率优选方法。通过五维空间矢量解耦变换,得到了2个二维正交子空间d1-q1和d3-q... 为了提高三次谐波注入式五相永磁同步电动机的转矩密度,通过理论推导及有限元分析方法,提出了在定子电流幅值不变的前提下,使转矩密度达到最优的三次谐波注入率优选方法。通过五维空间矢量解耦变换,得到了2个二维正交子空间d1-q1和d3-q3下的数学模型,并设计了双空间矢量控制系统,以实现对基波和三次谐波分量的解耦控制。设计了一台气隙磁场为梯形波的五相永磁同步电动机样机及其五相电压源逆变器驱动系统,在单片XC3S1200E型号的FPGA中实现了双空间矢量控制数字算法,实验结果表明所提出的双空间矢量控制算法可以独立控制基波和三次谐波电流。在不增加功率变换器容量和电机本体尺寸的前提下,通过三次谐波注入率的优选,可将五相电机的转矩密度提高约20%。 展开更多
关键词 五相永磁同步电动机 多相系统 谐波控制 双空间矢量控制 现场可编程门阵列 有限元分析
下载PDF
基于FPGA的NAND Flash坏块处理方法 被引量：34
3
作者 张胜勇 高世杰 +1 位作者 吴志勇 田丽霞 《计算机工程》 CAS CSCD 北大核心 2010年第6期239-240,243,共3页
针对NANDFlash在存储数据时对可靠性的要求,分析传统坏块管理方式的弊端,提出一种基于现场可编程门阵列(FPGA)的坏块处理方案,采用在FPGA内部建立屏蔽坏块函数的方法屏蔽坏块。该方法彻底屏蔽对坏块的操作,可以实现对Flash的可靠存储。... 针对NANDFlash在存储数据时对可靠性的要求,分析传统坏块管理方式的弊端,提出一种基于现场可编程门阵列(FPGA)的坏块处理方案,采用在FPGA内部建立屏蔽坏块函数的方法屏蔽坏块。该方法彻底屏蔽对坏块的操作,可以实现对Flash的可靠存储。实际工程应用证明其具有较高的可靠性。 展开更多
关键词 闪存 现场可编程门阵列 坏块
下载PDF
基于FPGA的精确时钟同步方法 被引量：28
4
作者 黄文君 遇彬 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第10期1697-1700,1742,共5页
为实现分布式系统高精度同步数据采集和控制的实时性要求,提出了一种基于工业以太网的分布式控制系统时钟硬件同步方法.基于高速数字逻辑硬件方法解析IEEE1588时间同步协议,采用硬件描述语言(VHDL)和现场可编程逻辑门阵列(FPGA)设计时... 为实现分布式系统高精度同步数据采集和控制的实时性要求,提出了一种基于工业以太网的分布式控制系统时钟硬件同步方法.基于高速数字逻辑硬件方法解析IEEE1588时间同步协议,采用硬件描述语言(VHDL)和现场可编程逻辑门阵列(FPGA)设计时间戳截获、晶振频率补偿、时钟同步算法等模块,为嵌入式实时控制系统构架高精度的硬件时钟同步方案,该方法解决了传统的基于嵌入式软件的时钟同步方案中时间戳不稳定、同步精度低等问题.对基于工业以太网的分布式控制系统进行了动态测试验证,实际测试数据表明系统各节点达到了亚微秒级的时钟同步精度,长期运行结果验证了系统同步精度的稳定性. 展开更多
关键词 精确时钟同步 工业以太网 现场可编程逻辑门阵列 实时控制系统
下载PDF
基于FPGA的配电网暂态实时仿真研究(一):功能模块实现 被引量：31
5
作者 王成山 丁承第 +1 位作者 李鹏 于浩 《中国电机工程学报》 EI CSCD 北大核心 2014年第1期161-167,共7页
随着配电网技术的发展,有源配电网及其数字仿真技术受到越来越多的重视。现场可编程门阵列(field-programmable gate array,FPGA)具有高度硬件并行结构、资源丰富、运行频率高、成本低等优点。面向有源配电网的仿真需求,提出基于FPGA的... 随着配电网技术的发展,有源配电网及其数字仿真技术受到越来越多的重视。现场可编程门阵列(field-programmable gate array,FPGA)具有高度硬件并行结构、资源丰富、运行频率高、成本低等优点。面向有源配电网的仿真需求,提出基于FPGA的暂态实时仿真器的计算求解框架,并给出基本无源元件、线路、电源、断路器等多个关键功能模块的硬件实现方式。所提暂态实时仿真方法,充分利用FPGA具有的高度并行特性以及流水线结构,采用浮点数运算保证数值精度,为后续基于FPGA的有源配电网暂态实时仿真系统的进一步开发奠定了基础。 展开更多
关键词 配电网 暂态实时仿真 现场可编程门阵列 并行 算法
下载PDF
基于Zynq7000 FPGA异构平台的YOLOv2加速器设计与实现 被引量：19
6
作者 陈辰 柴志雷 夏珺 《计算机科学与探索》 CSCD 北大核心 2019年第10期1677-1693,共17页
当前,卷积神经网络已在图像分类、目标检测等计算机视觉领域被广泛应用。然而,在前向推断阶段,许多实际应用往往具有低延时和严格的功耗限制。针对该问题,采用参数重排序、多通道数据传输等优化策略,设计并实现了一种基于FPGA的SIMD卷... 当前,卷积神经网络已在图像分类、目标检测等计算机视觉领域被广泛应用。然而,在前向推断阶段,许多实际应用往往具有低延时和严格的功耗限制。针对该问题,采用参数重排序、多通道数据传输等优化策略,设计并实现了一种基于FPGA的SIMD卷积神经网络加速器架构。以YOLOv2目标检测算法为例,介绍了将卷积神经网络模型映射到FPGA上的完整流程;对加速器的性能和资源耗费进行深入分析和建模,将实际传输延时考虑在内,缩小了加速器理论时延与实际时延的误差;改进了加速器架构中的输入和输出模块,有效提高了总线带宽的实际利用率。实验结果表明,在Zedboard上获得了30.15 GOP/s的性能,与Xeon E5-2620 v4 CPU相比,能效是其120.4倍,性能是其7.3倍;与双核ARM-A9 CPU相比,能效是其86倍,性能是其112.9倍。 展开更多
关键词 硬件加速器 现场可编程门阵列(fpga) 卷积神经网络(CNN) 高层次综合
下载PDF
采用FPGA控制的IGBT串联高压调制器的研制 被引量：17
7
作者 陈文光 饶军 +1 位作者 饶益花 王明伟 《高电压技术》 EI CAS CSCD 北大核心 2010年第11期2827-2832,共6页
高压调制器在脉冲功率技术中有很重要的作用,而IGBT串联是固态调制器技术发展的趋势。电路分布参数及各单元电路参数的差别制约可靠性,严重时将造成IGBT在开通、关断过程中集射极间的电压超过额定值而遭损坏。为此,在新的RCD动态均压电... 高压调制器在脉冲功率技术中有很重要的作用,而IGBT串联是固态调制器技术发展的趋势。电路分布参数及各单元电路参数的差别制约可靠性,严重时将造成IGBT在开通、关断过程中集射极间的电压超过额定值而遭损坏。为此,在新的RCD动态均压电路的基础上,利用FPGA和VHDL设计了IGBT驱动信号分配电路,实现了串联IGBT各单元精确延时开通与关断控制、逻辑综合保护,并结合驱动电路完成了缺电、过流、过压保护等。工程上结合中国环流二号装置NBI抑制极电源要求,设计了12 kV/20 A的调制器。实验结果表明,该方法是一种有效的主动式动态均压方法,能为更高电压、电流等级的固态调制器设计提供好的参考与工程应用基础。 展开更多
关键词 高电压 调制器 IGBT串联 动态均压 现场可编程逻辑器件 现场可编程门阵列(fpga)
下载PDF
一种改进的低成本自适应双三次插值算法及VLSI实现 被引量：17
8
作者 庞志勇 谭洪舟 陈弟虎 《自动化学报》 EI CSCD 北大核心 2013年第4期407-417,共11页
提出了一种新型图像缩放算法,由自适应锐化滤波器和双三次插值组成.锐化滤波器减轻了双三次插值产生的模糊效应,自适应技术进一步提升了图像缩放质量.为了减少运算量,提出前置滤波和后置滤波技术.与其他几种算法相比较,本文的算法在主... 提出了一种新型图像缩放算法,由自适应锐化滤波器和双三次插值组成.锐化滤波器减轻了双三次插值产生的模糊效应,自适应技术进一步提升了图像缩放质量.为了减少运算量,提出前置滤波和后置滤波技术.与其他几种算法相比较,本文的算法在主观和客观评价方面都明显胜出.为了实现实时低成本设计,提出了一种该算法的流水线超大规模集成电路(Very large scale integration,VLSI)架构.在现场可编程逻辑器件(Field-programmable gate array,FPGA)上实现,占用695个逻辑单元(Logic elements,LEs),时钟频率达到165MHz,减少了36.8%逻辑单元,图像质量平均峰值信噪比(Peak signal-to-noise ratio,PSNR)提升了1.5dB. 展开更多
关键词 双三次插值 图像缩放 拉普拉斯变换 自适应 超大规模集成电路 现场可编程逻辑器件
下载PDF
基于USB 3.0的高速CMOS图像传感器数据采集系统 被引量：17
9
作者 丁宁 常玉春 +2 位作者 赵健博 王超 杨小天 《吉林大学学报（工学版）》 EI CAS CSCD 北大核心 2018年第4期1298-1304,共7页
随着高速CMOS图像传感器分辨率和帧率的大幅度提升,无论在数据传输带宽方面还是缓存容量方面都需要图像采集系统能够应对巨大的实时数据量来满足使用要求。基于此,本文提出了一种基于现场可编程门阵列(FPGA)和USB 3.0的高速CMOS图像传... 随着高速CMOS图像传感器分辨率和帧率的大幅度提升,无论在数据传输带宽方面还是缓存容量方面都需要图像采集系统能够应对巨大的实时数据量来满足使用要求。基于此,本文提出了一种基于现场可编程门阵列(FPGA)和USB 3.0的高速CMOS图像传感器的数据采集系统实现方式。本文依次从系统电路硬件设计、FPGA和USB 3.0芯片软件功能设计以及上位机软件设计进行阐述,最后对系统进行整体调试并给出了实验结论。测试结果表明本系统能够最大化利用USB 3.0芯片的传输能力,同时实现图像接收过程的零误码率。因此,该系统可较好地满足目前高速高分辨率CMOS图像传感器对数据采集的数据实时性和准确性要求。 展开更多
关键词 通信技术 CMOS图像传感器 高速数据采集 现场可编程门阵列 USB 3.0 LABVIEW
下载PDF
一种新的连通域标记算法 被引量：16
10
作者 谢宜壮 谭许彬 陈禾 《北京理工大学学报》 EI CAS CSCD 北大核心 2012年第12期1273-1278,共6页
提出一种新的连通域标记算法.与其它适合硬件实现的算法相比,增加了虚警剔除部分,并将一维数组和游程码的结构结合成二维数组的形式进行操作,使新算法在速度、资源占用率、性能上更有优势.算法的Matlab和现场可编程门阵列(FPGA)仿真结... 提出一种新的连通域标记算法.与其它适合硬件实现的算法相比,增加了虚警剔除部分,并将一维数组和游程码的结构结合成二维数组的形式进行操作,使新算法在速度、资源占用率、性能上更有优势.算法的Matlab和现场可编程门阵列(FPGA)仿真结果表明,新算法可以完备记录标记和参数信息;应用于要求快速得到准确参数信息的工程时,相比较其他算法,时间减少约50%,且控制逻辑的复杂性减小. 展开更多
关键词 连通域标记 现场可编程门阵列(fpga) 二维数组 虚警剔除
下载PDF
基于FPGA的高速采样缓存系统的设计与实现 被引量：16
11
作者 郑争兵 《计算机应用》 CSCD 北大核心 2012年第11期3259-3261,共3页
为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0... 为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明:在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。 展开更多
关键词 双时钟先进先出 现场可编程门阵列 高速采样 乒乓操作 外部存储器接口
下载PDF
基于FPGA的变电站实时仿真培训系统 被引量：16
12
作者 张炳达 王岚禹 《电力系统保护与控制》 EI CSCD 北大核心 2017年第6期55-61,共7页
为降低变电站仿真培训系统的建设成本,提高变电站实时数字仿真的质量,提出了一种基于FPGA的变电站实时仿真培训系统。采用最小度最大独立集法安排节点消去和电压计算的顺序,较好地兼顾了运算量和运算并行度。采用多输入多输出的指令流... 为降低变电站仿真培训系统的建设成本,提高变电站实时数字仿真的质量,提出了一种基于FPGA的变电站实时仿真培训系统。采用最小度最大独立集法安排节点消去和电压计算的顺序,较好地兼顾了运算量和运算并行度。采用多输入多输出的指令流运算器实现细粒度的并行计算,提高了FPGA资源利用率。利用状态字和影响字间接完成仿真参数的修改,减少了仿真计算时间和节约了数据存储空间。实例表明,采用最小度最大独立集法、指令流运算器及仿真参数间接修改方法,一个具有542节点的仿真变电站能以40μs仿真步长在一块EP4CGX150芯片上正常运行。 展开更多
关键词 变电站 仿真培训 电磁暂态 实时仿真 现场可编程门阵列
下载PDF
一种实现高速异步FIFO的FPGA方法 被引量：15
13
作者 黄忠朝 赵于前 《计算机工程与应用》 CSCD 北大核心 2010年第3期13-15,26,共4页
在跨时钟域传递数据的系统中,常采用异步FIFO(FirstInFirstOut,先进先出队列)口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及"空满"... 在跨时钟域传递数据的系统中,常采用异步FIFO(FirstInFirstOut,先进先出队列)口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及"空满"控制逻辑的存在,将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FI-FO的方法,该方法针对不可能产生满信号的高频系统,通过省略"满"信号产生模块和多余的存储器位深来简化常规的FIFO模块,而只保留"空"信号产生模块。仿真和综合设计结果表明,整个模块的工作频率得到一定提高。 展开更多
关键词 现场可编程门阵列(fpga) 亚稳态 格雷码 高速FIFO
下载PDF
全数字硬件化锁相环参数分析与设计 被引量：15
14
作者 刘亚静 范瑜 《电工技术学报》 EI CSCD 北大核心 2015年第2期172-179,共8页
基于FPGA/ASIC的全数字硬件化方案具有全定制性和并行性的优点,为了利用最小的硬件资源实现指定的系统性能,需要对系统性能指标和实现代价进行优化设计。全数字锁相环性能指标函数是优化设计的前提,然而其却无法在s域内被完备、准确地... 基于FPGA/ASIC的全数字硬件化方案具有全定制性和并行性的优点,为了利用最小的硬件资源实现指定的系统性能,需要对系统性能指标和实现代价进行优化设计。全数字锁相环性能指标函数是优化设计的前提,然而其却无法在s域内被完备、准确地描述。本文在z域内建立包括峰值时间、调节时间及超调量的全数字硬件化锁相环性能指标函数,指出由于反馈滞后一拍特性使系统的性能产生退化,然后定量地描述全数字硬件化锁相环的性能指标退化规律。仿真和实验结果表明峰值时间的退化现象较弱,而调节时间和超调量的退化规律类似,等值线退化为开口向下的抛物线,使比例、积分系数的耦合加强。 展开更多
关键词 锁相环 全数字化 硬件化 现场可编程逻辑阵列
下载PDF
基于ARM+DSP+FPGA的可重构CNC系统 被引量：15
15
作者 董海涛 庄淑君 +1 位作者 陈冰 陈幼平 《华中科技大学学报（自然科学版）》 EI CAS CSCD 北大核心 2012年第8期82-87,共6页
通过分析基于PC机的数控系统及嵌入式数控系统架构存在的局限性,结合开放式数控系统的功能需求,设计了一个具有工业以太网功能的模块化嵌入式可重构计算机数控(CNC)系统.该系统改进了传统的基于ARM+DSP+FPGA的嵌入式系统设计架构,并扩... 通过分析基于PC机的数控系统及嵌入式数控系统架构存在的局限性,结合开放式数控系统的功能需求,设计了一个具有工业以太网功能的模块化嵌入式可重构计算机数控(CNC)系统.该系统改进了传统的基于ARM+DSP+FPGA的嵌入式系统设计架构,并扩展了工业以太网功能模块.在此基础上构建了系统硬件平台,给出了系统硬件构成及系统软件实现.该系统中央数字控制单元不再是一个通用的单CPU系统,而是一个嵌入式多CPU系统,不但运算能力强、结构灵活、成本低廉,而且具有通用性强、可组合、易扩展、可伸缩和开放性等特点. 展开更多
关键词 计算机数控系统 可重构 精简指令集机器 数字信号处理器 现场可编程门阵列 工业以太网
原文传递
高速图像采集系统的研究及FPGA实现 被引量：14
16
作者 何振琦 李光明 +1 位作者 张慧琳 李颀 《计算机应用》 CSCD 北大核心 2010年第11期3094-3096,共3页
针对图像采集速度慢和图像品质低等问题,设计并实现了一种基于NiosⅡ双核的高速图像采集系统。该系统利用现场可编程门阵列(FPGA)对图像传感器进行控制,并通过乒乓操作原理对图像进行采集。然后采用面积换速度的原则进行图像处理,在图... 针对图像采集速度慢和图像品质低等问题,设计并实现了一种基于NiosⅡ双核的高速图像采集系统。该系统利用现场可编程门阵列(FPGA)对图像传感器进行控制,并通过乒乓操作原理对图像进行采集。然后采用面积换速度的原则进行图像处理,在图像处理过程中采用BP网络图像压缩的算法保存并传输给上位机。对采集数据进行仿真表明:与传统图像采集方法相比较,该系统的图像采集速度和图像采集质量都得到了极大的提高。 展开更多
关键词 面积换速度 乒乓操作 BP神经网络 现场可编程门阵列
下载PDF
海上风电直流汇集DC/DC系统实时仿真方法 被引量：10
17
作者 杜杰 李子润 李国杰 《电力系统保护与控制》 EI CSCD 北大核心 2023年第7期170-177,共8页
随着深远海风电的开发与快速发展,采用柔性直流输电技术逐渐成为海上风电系统的首选方案。然而,海上风电及其输电系统的安全运行仍面临严峻的挑战。实时仿真技术能低成本、快速模拟各种复杂运行工况,得到越来越多的关注。直流汇集DC/DC... 随着深远海风电的开发与快速发展,采用柔性直流输电技术逐渐成为海上风电系统的首选方案。然而,海上风电及其输电系统的安全运行仍面临严峻的挑战。实时仿真技术能低成本、快速模拟各种复杂运行工况,得到越来越多的关注。直流汇集DC/DC系统是海上风电系统中的关键设备,其复杂的级联结构、数量众多的元件和更高的开关频率都给实时仿真带来了巨大的挑战。为此,提出一种海上风电直流汇集DC/DC系统实时仿真方法,通过仿真算法的并行设计和等效模型的构建两个步骤,实现大规模海上风电直流汇集DC/DC系统的小步长实时仿真。首先,将EMTP算法重新设计为适用于实时仿真的并行算法,并基于此构建直流汇集DC/DC系统子模块的等效模型。其次,根据子模块之间的串联耦合关系,构建直流汇集DC/DC系统的多端口等效模型。最后,在CPU-FPGA异构实时仿真平台中进行海上风电直流汇集DC/DC系统在多种工况下的实时仿真,并与PSCAD/EMTDC离线仿真结果进行对比,验证了所提实时仿真方法的准确性和高效性。 展开更多
关键词 实时仿真 直流汇集DC/DC系统 多端口等效模型 海上风电 可编程逻辑阵列
下载PDF
基于FPGA与ARM的智能合并单元设计 被引量：12
18
作者 朱超 黄灿 +1 位作者 梅军 郑建勇 《电网技术》 EI CSCD 北大核心 2011年第6期10-14,共5页
针对智能变电站信息数字化、功能集成化、结构紧凑化的要求,分析了IEC 60044-8、IEC 61850-9-1/2标准对合并单元的定义,在此基础上设计了一种基于现场可编程门阵列(field-programmable gate array,FPGA)与高级RISC微处理器(advanced RIS... 针对智能变电站信息数字化、功能集成化、结构紧凑化的要求,分析了IEC 60044-8、IEC 61850-9-1/2标准对合并单元的定义,在此基础上设计了一种基于现场可编程门阵列(field-programmable gate array,FPGA)与高级RISC微处理器(advanced RISC machines,ARM)的智能合并单元。辅处理器FPGA负责多路数据的同步接收,并集成逻辑判别机制软件实现母线的并列运行和切换;主处理器ARM负责FPGA的实时控制并将采样值按IEC 61850-9-2标准通过以太网发送,采用预配置采样值控制块实现采样值传输模型的灵活定义,避免了制造报文规范(manufacturing message specification,MMS)映射的实现困难。试验结果表明了设计方法的可行性和正确性。 展开更多
关键词 智能变电站 合并单元 IEC 61850-9-2 现场可编程门列阵 高级RISC微处理器 信号处理
下载PDF
全通用AES加密算法的FPGA实现 被引量：12
19
作者 李炽阳 雷倩倩 杨延飞 《计算机工程与应用》 CSCD 北大核心 2020年第10期83-87,共5页
针对高级加密标准(Advanced Encryption Standard,AES)算法需要兼容不同工作模式以及不同密钥长度的加密需求,提出全通用AES加密算法。该算法通过设计可调节密钥扩展模块和模式选择模块,实现128/192/256位宽的加密,支持ECB/CBC/CFB/OFB/... 针对高级加密标准(Advanced Encryption Standard,AES)算法需要兼容不同工作模式以及不同密钥长度的加密需求,提出全通用AES加密算法。该算法通过设计可调节密钥扩展模块和模式选择模块,实现128/192/256位宽的加密,支持ECB/CBC/CFB/OFB/CTR 5种工作模式。基于Xilinx公司的XC7VX690T FPGA综合仿真,资源消耗为1947 Slices,最高工作频率为348.191 MHz。 展开更多
关键词 AES加密算法 非流水线 密钥扩展 现场可编程门阵列(fpga)
下载PDF
水轮机组模块化状态监测装置 被引量：11
20
作者 朱浩 徐建松 郑慧娟 《水电自动化与大坝监测》 2011年第3期37-40,共4页
在状态监测系统中,状态量种类杂、数量多,监测方法千差万别,如何开发一种通用、灵活、可靠的状态监测产品是个难题。在分析现场可编程门阵列(FPGA)和可编程逻辑控制器(PLC)的基础上,提出了一种基于单片FPGA的可编程片上系统(SOPC)实现... 在状态监测系统中,状态量种类杂、数量多,监测方法千差万别,如何开发一种通用、灵活、可靠的状态监测产品是个难题。在分析现场可编程门阵列(FPGA)和可编程逻辑控制器(PLC)的基础上,提出了一种基于单片FPGA的可编程片上系统(SOPC)实现模块化状态监测方案。此方案在兼容PLC模块的同时,还继承了其操作方便、可靠性高、通用灵活等优点。文中详细介绍了该方案在南京南瑞集团公司有关状态监测装置上成功的实现。 展开更多
关键词 水轮机组 状态监测 fpga SOPC PLC 模块化
原文传递
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 88 下一页 到第 页
使用帮助 返回顶部