期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于CPLD的多通道快速数据栈区设计
1
作者 邵蓉 《现代电子技术》 2004年第6期81-83,91,共4页
利用在系统可编程逻辑器件ispLSI6192芯片构造4个双向并独立的128×9位FIFO高速数据存储栈区(FIFO),并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加1计数器,同时利用该芯片的门阵列建立FIFO控制逻辑,控制逻辑分别对4个F... 利用在系统可编程逻辑器件ispLSI6192芯片构造4个双向并独立的128×9位FIFO高速数据存储栈区(FIFO),并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加1计数器,同时利用该芯片的门阵列建立FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读写管理控制;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上,从而提高计算机数据管理通信的速度、效率,以及提高系统的集成度和降低系统的故障率。 展开更多
关键词 多通道快速数据栈区 在系统可编程逻辑器件 fifo控制逻辑 isPLSI6192
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部