期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
全差分运算放大器中共模稳定性的分析 被引量:2
1
作者 汤益明 万培元 +2 位作者 郭乐乐 郎伟 林平分 《中国集成电路》 2012年第5期22-25,共4页
本文提出了用在增益可调放大器中,差分电压放大器中共模反馈稳定性的分析。本文分析了在差模运算放大器中内部共模反馈电路(CMFB)和外部由电阻构成的正反馈网络。共模反馈电路用来确保运算放大器的稳定性,外部的正反馈网络需要留心防止&... 本文提出了用在增益可调放大器中,差分电压放大器中共模反馈稳定性的分析。本文分析了在差模运算放大器中内部共模反馈电路(CMFB)和外部由电阻构成的正反馈网络。共模反馈电路用来确保运算放大器的稳定性,外部的正反馈网络需要留心防止"锁死状态"。本文的运放采用折叠式共源共栅结构,用SMIC0.18μm混合信号工艺进行流片。 展开更多
关键词 差分运算放大器 共模反馈(CMFB) 正(负)反馈 两个反馈环路 锁死状态
下载PDF
同相并联型差动输入运放的特性分析
2
作者 徐乾玲 王新春 +2 位作者 岳开华 李家旺 胡冬丽 《楚雄师范学院学报》 2009年第9期50-53,共4页
针对同相并联型差动输入运放的典型电路,分别在差模、共模信号下,应用小信号叠加原理,详细分析与讨论同相并联型差动输入运放的差模传输特性、共模抑制特性。从本质上揭示此类电路的突出优点。
关键词 同相并联 差动输入运放 小信号叠加原理 差模特性 共模特性
下载PDF
基于5G通信的差分运算放大器的研究与设计
3
作者 罗骏 《电子测试》 2021年第14期14-17,共4页
研究以差分运算放大器为核心,探讨基于5G通信技术的差分运算放大器的研究与设计。结合5G通信技术所传播的信号特性,设计运算放大器结构类型。在此基础上设计一种高速和高增益的差分运算放大器。
关键词 5G 差分运算放大器 折叠式共源共栅
下载PDF
锂电池组单体电压检测系统设计 被引量:8
4
作者 崔张坤 梁英 +2 位作者 龙泽 董文 段玲玲 《电源技术》 CAS CSCD 北大核心 2013年第1期41-42,160,共3页
提出了一种基于"飞电容"技术测量串联锂离子电池组中单体电池电压的检测系统。该电路由MOSFET输出光电耦合器、差分运算放大器及AD采样电路组成。文中提供了15节串联电池组单体电池电压测量电路,高压开关采用的是AQS225R2S,... 提出了一种基于"飞电容"技术测量串联锂离子电池组中单体电池电压的检测系统。该电路由MOSFET输出光电耦合器、差分运算放大器及AD采样电路组成。文中提供了15节串联电池组单体电池电压测量电路,高压开关采用的是AQS225R2S,差分运算放大器采用的是OP4177,AD采样由MSP430F169完成。首先在multisim11.0软件基础上进行了仿真,然后给出了15节串联锂离子电池组单体电压测量电路的实验结果,并进行分析。实验结果表明,此种方法具有对锂离子电池组影响小、精度高及体积小等优点,并且可以为电池组的均衡和SOC估算提供基础,可以应用在电动汽车和锂电池储能系统等领域。 展开更多
关键词 电压检测 光电耦合器 差分运算放大器
下载PDF
一种基于嵌入式ADC应用的运算放大器IP核
5
作者 陈珍海 郭良权 《微电子学》 CAS CSCD 北大核心 2007年第4期566-569,共4页
介绍了一种适用于嵌入式模拟/数字转换器(ADC)应用的全差分低功耗性能可调运算放大器IP核。该运放芯核采用TSMC 0.25μm标准数字CMOS工艺设计。基于BSIM3V3 Spice模型,采用Hspice在2.5 V单电源电压下,分别对整个电路在几组不同的偏置条... 介绍了一种适用于嵌入式模拟/数字转换器(ADC)应用的全差分低功耗性能可调运算放大器IP核。该运放芯核采用TSMC 0.25μm标准数字CMOS工艺设计。基于BSIM3V3 Spice模型,采用Hspice在2.5 V单电源电压下,分别对整个电路在几组不同的偏置条件下进行仿真,其中一组偏置在低频增益为74 dB,相位裕度为60°,单位增益带宽为107 MHz,摆率为210 V/μs时,整个电路的静态功耗仅为1.75 mW。 展开更多
关键词 CMOS 全差分运算放大器 模拟/数字转换器 模拟IP核
下载PDF
一种应用于流水线ADC中的高性能采样保持电路
6
作者 罗斌 何庆领 《中国科技信息》 2012年第19期79-80,106,共3页
基于SMIC 0.18um CMOS工艺设计了一种高速、高精度、高线性度的采样保持电路。采用全差分带增益自举电路的高增益、高带宽运放,以及改进的带衬底电压调整的栅压自举开关,有效增加输入信号带宽并减小采样保持电路的非线性。对设计的电路... 基于SMIC 0.18um CMOS工艺设计了一种高速、高精度、高线性度的采样保持电路。采用全差分带增益自举电路的高增益、高带宽运放,以及改进的带衬底电压调整的栅压自举开关,有效增加输入信号带宽并减小采样保持电路的非线性。对设计的电路进行仿真,在输入信号幅值为2VP-P,频率为47.66MHz,采样频率为100MSPS时,采样保持电路建立时间为3.606ns,建立精度达0.004%,有效位数为17.2bit,无杂散动态范围达108.5dB。 展开更多
关键词 采样保持电路 流水线ADC 全差分运放 增益自举电路 栅压自举开关
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部