期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到171篇文章
< 1 2 … 9 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
高速侦察图像数据的获取和缓冲 被引量：6
1
作者 王洪迅 赵天云 +1 位作者 毕笃彦 郭雷 《微电子学与计算机》 CSCD 北大核心 2004年第10期82-85,共4页
阐述了无人机中图象数据采集和缓冲模块的设计和实现。以FPGA为核心并综合利用FIFO和DDR-SDRAM设计了一个模块,可在200MBps数据率的情况下采集和缓冲图像数据。
关键词 高速相机 FPGA LVDS ddr—sdram
下载PDF
应用于局部放电检测的高速实时数据传输系统的设计与实现 被引量：6
2
作者 贾勇勇 姚林朋 黄成军 《电气自动化》 2011年第2期82-85,共4页
通过在FPGA中实现高速FIFO及DDR-SDRAM控制器,设计并实现了一种基于FPGA的高速实时数据传输系统。该系统可实现200MB/S的数据传输速率,解决了高速数据采集系统中数据传输速率受限的问题,完全满足对各种局部放电信号的检测要求。
关键词 局部放电 数据传输 数据采集 FPGA ddr—sdram
下载PDF
为DDR-SDRAM度身定造高效功率管理芯片
3
作者 RENO ROSSETTI 《世界电子元器件》 2005年第5期38-41,共4页
引言 DDR-SDRAM,即双数据速率同步DRAM,简称DDR.DDR因其更为卓越的性能(起初的数据速率为266MBps,后来提升至400MBps,而一般SDRAM只有133MBps)、更低的功耗以及更具竞争力的价格,已经在桌面和便携式应用中颇为流行.最近推出的第二代DD... 引言 DDR-SDRAM,即双数据速率同步DRAM,简称DDR.DDR因其更为卓越的性能(起初的数据速率为266MBps,后来提升至400MBps,而一般SDRAM只有133MBps)、更低的功耗以及更具竞争力的价格,已经在桌面和便携式应用中颇为流行.最近推出的第二代DDR或称DDR2(JESD79-2A),数据速率从400MBps提升到了667MBps.因此与之前的SDRAM技术相比,DDR存储器需要更加复杂和新颖的功率管理结构. 展开更多
关键词 ddr-sdram 功率管理 芯片 高效 数据速率 ddr存储器 便携式应用 管理结构 竞争力 第二代 提升
下载PDF
为DDR-SDRAM量身定制的高效电源管理芯片
4
作者 RENO ROSSETTI 《今日电子》 2005年第2期43-45,共3页
关键词 ddr-sdram 定制 桌面 JEDEC标准 数据速率 随机存取 存储技术 功耗 电源管理芯片 便携式
下载PDF
DDR内存迟到的精彩
5
作者 tomrun 《电脑新时代》 2000年第12期14-17,共4页
关键词 ddr-sdram 内存 时钟频率 存储器
下载PDF
基于FPGA的DDR3 SDRAM控制器设计及实现 被引量：23
6
作者 张刚 贾建超 赵龙 《电子科技》 2014年第1期70-73,共4页
DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。文中介绍了DDR3的特点和操作原理,以及利用MIG软件工具在Virtex-6系列FPGA中实现DDR3 SDRAM控制器的设计方法,并进行硬件测试... DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。文中介绍了DDR3的特点和操作原理,以及利用MIG软件工具在Virtex-6系列FPGA中实现DDR3 SDRAM控制器的设计方法,并进行硬件测试。验证了DDS3控制器的可行性,其工作稳定、占用资源少、可植性强等。 展开更多
关键词 FPGA ddr3 sdram控制器 MIG
下载PDF
基于AMBA总线的DDR2 SDRAM控制器研究与实现 被引量：9
7
作者 张凯 李云岗 《微电子学与计算机》 CSCD 北大核心 2005年第9期117-119,122,共4页
随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术。作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍。因此DDR2 SDRAM将取代DDR SDRAM的主流地位。本文对DDR2存贮技术进行了探讨,并讨论了D... 随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术。作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍。因此DDR2 SDRAM将取代DDR SDRAM的主流地位。本文对DDR2存贮技术进行了探讨,并讨论了DDR2 SDRAM和DDR SDRAM的区别以及设计时应注意的问题,设计了一个基于AMBA总线的DDR2 SDRAM控制器并提出了一种数据顺序预读取机制,使得DDR2 SDRAM的访问效率大大提高。 展开更多
关键词 ddr2 sdram AMBA AHB
下载PDF
DDR2 SDRAM控制器的FPGA实现 被引量：13
8
作者 须文波 胡丹 《江南大学学报（自然科学版）》 CAS 2006年第2期145-148,共4页
龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上... 龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上对其进行实现,以方便对其在整个SoC设计中的集成.目前,该控制器已经通过功能仿真,并在Xilinx公司的Virtex-4系列FPGA上得以实现. 展开更多
关键词 龙芯SoC 现场可编程逻辑门阵列 第二代ddr同步动态内存
下载PDF
基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计 被引量：16
9
作者 庾志衡 叶俊明 邓迪文 《微型机与应用》 2011年第4期34-36,40,共4页
为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和... 为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。 展开更多
关键词 高速大容量异步FIFO MIG FPGA ddr2 sdram
下载PDF
基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现 被引量：14
10
作者 徐欣 周舟 +1 位作者 李楠 孙兆林 《中国测试》 CAS 2009年第6期34-37,共4页
为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后... 为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后深入分析了FIFO控制器各部分的工作原理并对其进行了实验。经过测试,基于DDR2 SDRAM的FIFO实现了最高475MHz的总线速率,8～256位的总线位宽,2GB最大数据容量。该FIFO可以解决高速海量数据缓存的问题,在工程应用中有显著的参考价值。 展开更多
关键词 高速海量数据缓存 FIFO存储器 ddr2 sdram技术 FPGA技术 分时复用
下载PDF
基于FPGA的DDR3 SDRAM高速图像数据采集方法 被引量：15
11
作者 隋旭阳 赖文娟 李健 《兵器装备工程学报》 CAS 北大核心 2018年第5期108-111,共4页
为满足高分辨率、高帧频图像处理领域对高速、实时数据采集与缓存的需求,结合Xilinx提供的MIG_v1.9 IP核,利用Verilog HDL语言,设计了DDR3 SDRAM控制器;引入读、写FIFO和读写逻辑控制模块,优化了接口封装;提出了一种基于DDR3 SDRAM存储... 为满足高分辨率、高帧频图像处理领域对高速、实时数据采集与缓存的需求,结合Xilinx提供的MIG_v1.9 IP核,利用Verilog HDL语言,设计了DDR3 SDRAM控制器;引入读、写FIFO和读写逻辑控制模块,优化了接口封装;提出了一种基于DDR3 SDRAM存储地址的读写控制方法,并在Kintex-7 FPGA上实现了多种分辨率的高速图像数据的采集与显示;系统测试表明:该方法可满足高速、大容量、实时数据的缓存要求,充分发挥了DDR3存储的灵活性。该方法可为多路视频源的图像存储提供参考。 展开更多
关键词 FPGA ddr3sdram 用户接口 数据采集 VERILOGHDL语言 XILINX
下载PDF
高速图像处理系统中DDR2-SDRAM接口的设计 被引量：15
12
作者 陈雨 陈科 安涛 《现代电子技术》 2011年第12期104-107,110,共5页
为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理... 为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理系统平台并进行了连续读/写标准VGA格式图像数据的实验,在显示端得到了清晰不掉帧的图像结果,具有结构简单和高速存取图像的特点。 展开更多
关键词 图像处理 ddr2-sdram控制器 FPGA 缓存设计
下载PDF
高清CMOS图像传感器多通道数据传输系统设计 被引量：14
13
作者 张克寒 李明伟 《仪表技术与传感器》 CSCD 北大核心 2017年第2期54-57,共4页
针对大面阵CMOS图像传感器多通道、高数据速率的特点,设计了一款图像数据实时传输系统。采用CMV4000产生图像数据,通过FPGA主控完成多通道图像数据的硬件恢复,将DDR2 SDRAM虚拟成为大容量异步先入先出队列(FIFO)作为高速缓存,通过USB3.... 针对大面阵CMOS图像传感器多通道、高数据速率的特点,设计了一款图像数据实时传输系统。采用CMV4000产生图像数据,通过FPGA主控完成多通道图像数据的硬件恢复,将DDR2 SDRAM虚拟成为大容量异步先入先出队列(FIFO)作为高速缓存,通过USB3.0接口将数据发送到PC端,PC端进行图像显示处理。通过样机实测,系统传输接口的速率达2.16 Gb/s,系统运行稳定流畅。文中为此类CMOS传感器图像的数据实时传输提供了一种解决方案。 展开更多
关键词 多通道 CMOS ddr2 sdram 数据传输
下载PDF
基于Kintex-7 FPGA的DDR3 SDRAM接口应用研究 被引量：13
14
作者 吴长瑞 徐建清 蒋景红 《现代电子技术》 北大核心 2017年第24期21-24,27,共5页
针对FPGA中使用DDR3进行大容量数据的缓存应用背景,采用模块化设计方法,提出基于Xilinx Kintex-7 FPGA的DDR3 SDRAM FIFO接口设计方案。在分析DDR3用户接口特点和用户接口时序的基础上,对不同读/写模式进行效率测试。借鉴标准FIFO的设... 针对FPGA中使用DDR3进行大容量数据的缓存应用背景,采用模块化设计方法,提出基于Xilinx Kintex-7 FPGA的DDR3 SDRAM FIFO接口设计方案。在分析DDR3用户接口特点和用户接口时序的基础上,对不同读/写模式进行效率测试。借鉴标准FIFO的设计思想,结合DDR3 SDRAM控制器的特点,设计遍历状态机对该FIFO接口进行读/写测试。最后,原型机平台验证了该接口不仅具有标准FIFO简单易用的功能,而且具有存储空间大等优势。 展开更多
关键词 ddr3 sdram FIFO FPGA 遍历状态机
下载PDF
基于FPGA图像采集系统的硬件电路设计 被引量：12
15
作者 王佳超 王思懿 +2 位作者 李党娟 吴慎将 吴新宇 《自动化仪表》 CAS 2020年第3期76-79,83,共5页
为实现图像数据的采集与显示,利用Xilinx提供的MIG_example_designIP核,结合Verilog HDL语言,设计了一种以Spartan 6系列现场可编程门阵列(FPGA)为核心的实时图像采集系统硬件电路。由CMOS OV7670图像传感器进行系统图像采集,利用乒乓... 为实现图像数据的采集与显示,利用Xilinx提供的MIG_example_designIP核,结合Verilog HDL语言,设计了一种以Spartan 6系列现场可编程门阵列(FPGA)为核心的实时图像采集系统硬件电路。由CMOS OV7670图像传感器进行系统图像采集,利用乒乓操作将图像数据写入DDR3 SDRAM中,经过缓存后将图像输送给上位机由VGA进行实时显示。使用ISE Design 14.7对系统的整个过程和各个模块进行设计。基于Modelsim进行仿真测试,证明该系统满足设计要求。该设计灵活性高、可移植性强,且能够进行实时显示,有助于对图像的预处理,尤其是图像分析和目标识别的优化,为进一步开发更复杂的图像算法提供借鉴。 展开更多
关键词 SPARTAN 6 图像采集 CMOS图像传感器 VGA显示 ddr3 sdram Verilog HDL语言
下载PDF
基于DDR3 SDRAM的高速大容量数据缓存设计 被引量：11
16
作者 马其琪 鲍爱达 《计算机测量与控制》 2015年第9期3112-3113,3118,共3页
为了满足对高清非压缩视频数据的实时采集要求,解决常用数据缓存因容量小、数据读写速率低等缺点带来的数据丢失问题,提出了一种基于DDR3SDRAM的高速大容量数据缓存的设计方法;该方法采用了不同时域数据处理技术、高速数据存储技术以及... 为了满足对高清非压缩视频数据的实时采集要求,解决常用数据缓存因容量小、数据读写速率低等缺点带来的数据丢失问题,提出了一种基于DDR3SDRAM的高速大容量数据缓存的设计方法;该方法采用了不同时域数据处理技术、高速数据存储技术以及总线优先级仲裁技术,实现了数据速率高达400 Mbytes/s的实时数据的高速缓存;实践证明,该数据缓存可应用于高清非压缩视频数据的实时采集系统中。 展开更多
关键词 ddr3 sdram FIFO 高速 大容量
下载PDF
基于USB3.0高速图像数据传输系统设计 被引量：11
17
作者 王国忠 刘磊 +2 位作者 储成群 任勇峰 焦新泉 《仪表技术与传感器》 CSCD 北大核心 2019年第3期106-109,113,共5页
为了解决图像采集系统中实时数据的高速缓存与传输问题,提出了一种基于高数据带宽、大容量的DDR2 SDRAM存储器和支持突发传输的USB3.0数据传输接口的设计方案。在硬件设计中,采用CYUSB3014作为USB3.0的控制芯片实现FPGA与上位机之间高... 为了解决图像采集系统中实时数据的高速缓存与传输问题,提出了一种基于高数据带宽、大容量的DDR2 SDRAM存储器和支持突发传输的USB3.0数据传输接口的设计方案。在硬件设计中,采用CYUSB3014作为USB3.0的控制芯片实现FPGA与上位机之间高速图像数据传输,以及采用DDR2 SDRAM作为缓存器;在逻辑设计中采用手动DMA模式对数据流进行控制,避免数据的堵塞,提高了可靠性。经验证,该系统工作稳定,能有效解决海量图像数据的缓存与传输问题。 展开更多
关键词 高速缓存 ddr2sdram USB3.0 手动DMA 可靠性
下载PDF
基于DDR2 SDRAM缓存的CMOS图像数据采集与传输系统 被引量：11
18
作者 赵志刚 郭金川 +4 位作者 杜杨 黄建衡 牛憨笨 王健 曾清清 《仪表技术与传感器》 CSCD 北大核心 2010年第6期90-93,共4页
设计并实现了一套由大面阵CMOS图像传感器、FPGA、DDR2 SDRAM、ARM和PC机组成的CMOS图像数据采集与传输系统。该系统利用高数据带宽、大容量的DDR2 SDRAM存储器适时地对CMOS图像数据进行缓存,然后经以太网传输至PC机,从而完成图像的存... 设计并实现了一套由大面阵CMOS图像传感器、FPGA、DDR2 SDRAM、ARM和PC机组成的CMOS图像数据采集与传输系统。该系统利用高数据带宽、大容量的DDR2 SDRAM存储器适时地对CMOS图像数据进行缓存,然后经以太网传输至PC机,从而完成图像的存储、处理和显示。DDR2 SDRAM存储器的引入,增强了整个成像系统的灵活性和可扩充性。实测显示该系统能够满足对高端COMS图像传感器LUPA-4000进行远程控制和数据传输的要求。 展开更多
关键词 LUPA-4000 CMOS图像传感器 FPGA ddr2 sdram ARM
下载PDF
基于FPGA的大容量数据高速采集系统的设计 被引量：10
19
作者 刘文彬 朱名日 +2 位作者 郑丹平 潘凯 严金波 《计算机测量与控制》 北大核心 2014年第11期3751-3753,共3页
介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热... 介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热插拨和即插即用,使用方便;实验结果表明该系统可以实时高速的进行数据采集、存储和传输,最高传输速率可达20 MByte/s;在信号的高速采集领域有着很高的应用价值。 展开更多
关键词 FPGA ddr2 sdram USB2.0接口 大容量存储
下载PDF
大容量弹载数据记录器的设计与实现 被引量：9
20
作者 温建飞 岳凤英 李永红 《电子器件》 CAS 北大核心 2016年第4期951-956,共6页
提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150 Mbyte/s,存储容量为128 Gbyte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用F... 提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150 Mbyte/s,存储容量为128 Gbyte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用FPGA内部集成的高速串行收发器RocketIO GTP,单个链路的数据接收速率为3.125 Gbyte/s;缓存单元采用两片DDR2 SDRAM芯片对接收到的高速数据进行乒乓缓存;存储单元采用32片NAND FLASH构成存储阵列,对缓存后的数据进行存储。同时,该记录器能够对存储的数据进行事后读取并进行分析。 展开更多
关键词 大容量 高速 ROCKETIO GTP ddr2 sdram 乒乓缓存
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 9 下一页 到第 页
使用帮助 返回顶部