-
题名基于FPGA的FIR滤波器设计方案优化
被引量：3
- 1
-
-
作者
樊开阳
杜小峰
杨红兵
-
机构
南京农业大学工学院
-
出处
《实验室研究与探索》
CAS
北大核心
2014年第5期91-95,共5页
-
基金
南京农业大学工学院教改研究项目(051010)
-
文摘
在介绍有限冲激响应(FIR)数字滤波器的理论基础上,提出了一种基于FPGA的16阶FIR低通数字滤波器的实现方案。该滤波器设计采用运算效率高的分布式算法结构,较好地解决了传统乘法累加结构运算速度低的不足。为节省硬件资源,设计中采取了分割查找表和偏移二进制数字编码技术,将所占ROM的大小由2LN减小到L/2(2N/2。最后给出了ModelSim下的仿真结果并对误差进行了分析,验证了该设计的正确性。
-
关键词
有限冲击响应滤波器
现场可编程门阵列
查找表
分布式算法
偏移二进制编码
-
Keywords
FIR filter
FPGA
LUT （look up table）
da （distributed arithmetic）
OBC （offset-binary coding）
-
分类号
TN713
[电子电信—电路与系统]
-
-
题名基于FPGA并行分布式算法的FIR滤波器的实现
被引量：4
- 2
-
-
作者
赵金宪
吴三
王乃飞
-
机构
黑龙江科技学院电气与信息工程学院
-
出处
《黑龙江科技学院学报》
CAS
2006年第4期248-250,共3页
-
文摘
采用FPGA实现FIR数字滤波器硬件电路的方案,基于只读存储器ROM查找表的并行分布式算法,设计文件采用Verilog HDL语言进行描述。该设计方案在MAX+PlusII上进行了实验仿真和时序分析。结果表明:它克服已有软件和硬件难以达到的对信号处理缺陷,既具有实时性,又兼顾了一定的灵活性,完全可以达到实际应用的要求。另外,对优化硬件资源利用率、提高运算速度等工程实际问题也进行了探讨。
-
关键词
FIR数字滤波器
分布式算法
FPGA
VERILOG
HDL
-
Keywords
FIR digital filter
da（distribute arithmetic）
FPGA
Verilog HDL
-
分类号
TN713.7
[电子电信—电路与系统]
-
